インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

4.2.1. PLL 使用率

fPLL は、トランシーバーのトランスミッター PLL としての使用やリファレンス・クロック周波数を合成するにあたって最適化されます。fPLL は次のように使用することができます。

  • ボード上の必要なオシレーター数を削減する
  • 1 つのリファレンス・クロックソースから複数のクロック周波数を合成することで、FPGA で使用されるクロックピンを削減する
  • クロック・ネットワーク遅延を補償する
  • トランシーバー向けの送信クロッキング

I/O PLL は、メモリー・インターフェイスと LVDS SERDES で使用するにあたって最適化されます。I/O PLL は次のように使用することができます。

  • ボード上の必要なオシレーター数を削減する
  • 1 つのリファレンス・クロックソースから複数のクロック周波数を合成することで、FPGA で使用されるクロックピンを削減する
  • 外部メモリー・インターフェイスおよび高速 LVDS インターフェイスのデザインを簡素化
  • I/O PLL は I/O と密接に結合されているため、タイミング収束を容易にする
  • クロック・ネットワーク遅延を補償する
  • ゼロ遅延バッファー