インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

4.2.3.2. ロック

各 PLL の IP コアのロック信号ポートは次の通りです。

  • fPLL―pll_locked
  • I/O PLL―locked

ロック検出回路は、コアロジックへ信号を供給します。この信号はフィードバック・クロックが位相および周波数の両方でリファレンス・クロックにロックされたことを示します。