インテルのみ表示可能 — GUID: sam1403483430019
Ixiasoft
インテルのみ表示可能 — GUID: sam1403483430019
Ixiasoft
10.2.4. SmartVID 機能の実装
SmartVID 機能の実装は、デバイスの製造時にヒューズブロックにプログラミングされた 7 ビットの VID で構成されています。
7 ビットの VID は、0.85 V ~ 0.9 V の電圧レベルを示します。それぞれのデバイスは、固有の 7 ビット VID を備えています。7 ビット VID は、SmartVID Controller IP コアで読み出すことができます。VID ビットの読み出しは、イネーブルもしくはディスエーブルを選択できます。
7 ビット VID はヒューズブロックから読み出され、インテルFPGAがサポートするインターフェイスを介して、外部レギュレーターまたはシステム電源コントローラーに送信されます。7 ビット VID 値を受信すると、調整可能なレギュレーターが VCCおよび VCCP電圧レベルを 7 ビット VID で指定された低い電圧に引き下げます。Arria 10デバイスでは、VID 値を外部レギュレーターやシステム電源コントローラーに通信するために、複数のインターフェイスの手法がサポートされています。使用可能な最初のメソッドは 7 ビットのパラレル・インターフェイスです。
インテルは、SmartVID 機能をサポートする外部レギュレーターとシステム電源コントローラーを提供しており、これらはArria 10デバイスが使用する複数のインターフェイスの手法と互換性があります。
7 ビットのパラレル・インターフェイス・ソリューション
7 ビットのパラレル・ソリューションは、 インテル® がサポートするパラレルの VID ビット・インターフェイスです。このインターフェイスは、外部レギュレーターと通信するための、7 ビットのパラレル VID ビット用の I/O ピン 7 つとVID_EN用のピンを 1 つを必要とします。
インテル® は、VID_ENピンの機能ではRZQ_2Aピンの使用を推奨しています。バンク 2A を DDR インターフェイスで使用し、RZQ_2Aピンをキャリブレーションで使用する必要がある場合、VID_ENピンの機能では使用可能なその他の汎用 I/O ピンが使用できます。VID_ENピンをアサートする前に、VID_ENピンをホストする I/O バンクと VID ピンが起動する必要があります。VID_ENピンは 1kΩ のプルダウン抵抗に接続します。
VIDピンは、電源投入時やVID_ENピンのアサート前にトライステートである必要があります。 インテル® は、VID信号と電圧レギュレーター・コントローラーを分離するために、レベルシフターの使用を推奨します。これは、いくつかの VID ビットの設定が最大 VCCおよび VCCP値を超える可能性があるためです。
次の表は、 インテル® SmartVID ソリューションを満たすレギュレーター要件の一覧です。