インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

7.3.6. デバイス・コンフィグレーション・ピン

コンフィグレーション・ピンの概要

次の表は、Arria 10コンフィグレーション・ピンとそれらの電源を示しています。

注: TDITMSTCKTDO、およびTRSTピンは、VCCPGM でパワーアップされます。
注: CLKUSR DEV_OE DEV_CLRn DATA[31..1] 、および DATA0 ピンは、コンフィグレーション時にはV CCPGM で、ユーザーI/O ピンとして使用する場合はピンが存在するバンクのV CCIO でパワーアップされます。
表 95.   Arria® 10デバイスのコンフィグレーション・ピンの概要
コンフィグレーション・ピン コンフィグレーション 手法 入力 / 出力 ユーザーモード 電源供給元
TDI JTAG 入力 VCCPGM
TMS JTAG 入力 VCCPGM
TCK JTAG 入力 VCCPGM
TDO JTAG 出力 VCCPGM
TRST JTAG 入力 VCCPGM
CLKUSR すべての手法 入力 I/O VCCPGM / VCCIO 32
CRC_ERROR オプション、すべてのモード 出力 I/O VCCPGM / プルアップ
CONF_DONE すべての手法 双方向 VCCPGM / プルアップ
DCLK FPP、PS 入力 VCCPGM
AS 出力 VCCPGM
DEV_OE オプション、すべての手法 入力 I/O VCCPGM / VCCIO 32
DEV_CLRn オプション、すべての手法 入力 I/O VCCPGM / VCCIO 32
INIT_DONE オプション、すべての手法 出力 I/O プルアップ
MSEL[2..0] すべての手法 入力 VCCPGM
nSTATUS すべての手法 双方向 VCCPGM /プルアップ
nCE すべての手法 入力 VCCPGM
nCEO すべての手法 出力 I/O プルアップ
nCONFIG すべての手法 入力 VCCPGM
DATA[31..1] FPP 入力 I/O VCCPGM / VCCIO 32
DATA0 FPP、PS 入力 I/O VCCPGM / VCCIO 32
nCSO[2:0] AS 出力 VCCPGM
nIO_PULLUP 31 すべての手法 入力 VCC
AS_DATA[3..1] AS 双方向 VCCPGM
AS_DATA0 / ASDO AS 双方向 VCCPGM
PR_REQUEST パーシャル・リコンフィグレーション 入力 I/O VCCPGM / VCCIO 32
PR_READY パーシャル・リコンフィグレーション 出力 I/O VCCPGM / VCCIO 32
PR_ERROR パーシャル・リコンフィグレーション 出力 I/O VCCPGM / VCCIO 32
PR_DONE パーシャル・リコンフィグレーション 出力 I/O VCCPGM / VCCIO 32
31 nIO_PULLUPピンを VCC に接続する場合は、追加の電流が I/O ピンから引き出されるのを防ぐために、すべてのユーザー I/O ピンと兼用 I/O ピンがコンフィグレーションの前と最中ではロジック 0 になっていなければなりません。
32 このピンは、コンフィグレーションの前と最中ではVCCPGM から電源が供給され、ユーザーモード中にユーザー I/O として使用されている場合は、VCCIO から電源が供給されます。