インテルのみ表示可能 — GUID: sam1403481918789
Ixiasoft
1. Arria® 10デバイスにおけるロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール
2. Arria® 10デバイスにおけるエンベデッド・メモリー・ブロック
3. Arria® 10デバイスにおける可変精度 DSP ブロック
4. Arria® 10デバイスにおけるクロック・ネットワークおよび PLL
5. Arria® 10 デバイスにおける I/O と高速 I/O
6. Arria® 10 デバイスにおける外部メモリー・インターフェイス
7. Arria® 10デバイスにおけるコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレード
8. Arria® 10デバイスにおける SEUの緩和
9. Arria® 10デバイスにおける JTAG バウンダリー・スキャン・テスト
10. Arria 10デバイスにおけるパワー・マネジメント
2.1. エンベデッド・メモリーの種類
2.2. Arria® 10デバイスにおけるエンベデッド・メモリー・デザイン・ガイドライン
2.3. エンベデッド・メモリーの機能
2.4. エンベデッド・メモリー・モード
2.5. エンベデッド・メモリーのクロッキング・モード
2.6. メモリーブロックでのパリティービット
2.7. エンベデッド・メモリー・ブロックでのバイトイネーブル
2.8. メモリーブロックのパックモード・サポート
2.9. メモリーブロックのアドレス・クロック・イネーブルのサポート
2.10. メモリーブロックの非同期クリアー
2.11. メモリーブロック誤り訂正コードのサポート
2.12. 改訂履歴
5.7.1. Arria® 10 デバイスにおける I/O および高速 I/O の一般的なガイドライン
5.7.2. 電圧リファレンス形式および非電圧リファレンス形式の I/O 規格の混在
5.7.3. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
5.7.4. ガイドライン : HPS 共有 I/O バンクでの I/O ピンの使用
5.7.5. ガイドライン : 最大 DC 電流制限
5.7.6. ガイドライン : アルテラ LVDS SERDES IP コアのインスタンス化
5.7.7. ガイドライン : ソフト CDR モードの LVDS SERDES ピンペア
5.7.8. ガイドライン : Arria 10 GPIO 性能でのジッターへの高影響の最小化
5.7.9. ガイドライン : 外部メモリー・インターフェイスのための I/O バンク 2A の使用
インテルのみ表示可能 — GUID: sam1403481918789
Ixiasoft
4.2.10.4. ガイドライン
Arria 10の PLL でクロック・スイッチオーバーを実装する場合は、次の手順を実行します。
- 自動クロック・スイッチオーバーを使用するには、inclk0およびinclk1の周波数が他方の 20% 以内でなければなりません。この要件に適合しない場合、clkbad[0] 信号とclkbad[1] 信号は正しく機能しません。
- マニュアル・クロック・スイッチオーバーを使用する場合、inclk0とinclk1の差が 100% (2×) を超えていても問題はありません。ただし、2 つのクロックソースの周波数差、位相差、あるいはその両方によって、PLLがロックを失うことがあります。PLL をリセットして、入力クロックと出力クロックが適切な位相関係を保持していることを確認します。
- extswitch信号が Low になって手動クロック・スイッチオーバーのイベントを開始すると、inclk0とinclk1の両方が動作しなければなりません。この要件を満たさない場合、クロック・スイッチオーバーが正しく機能しません。
- クロック・スイッチオーバー機能と小さい周波数ドリフトを必要とするアプリケーションでは、狭帯域幅 PLL を使用する必要があります。狭帯域幅 PLL は、リファレンス入力クロックの変動に対する反応が広帯域幅 PLL よりも遅くなります。また、スイッチオーバーが起こる際、狭帯域幅 PLL が出力にクロック停止を伝える速度は広帯域幅 PLL よりも遅くなります。なお、狭帯域幅 PLLではロック時間も長くなることに注意しなければなりません。
- スイッチオーバーが起こると、PLL が新しいクロックにロックするための有限の再同期期間が生じることがあります。PLL が再ロックするにあたって必要な時間は、PLL のコンフィグレーションによって異なります。
- PLL への入力クロックと PLL からの出力クロックの位相関係は、デザインにおいて重要です。クロック・スイッチオーバーを実行した後、少なくとも10 nsの間リセット信号をアサートします。ロックされた信号が High になり、安定するのを待ってから PLL からの出力クロックを再度イネーブルします。
- 現在のクロックが失われると VCO 周波数は徐々に低下し、バックアップ・クロックにロックすると VCO は上昇します。次の図はこの状況を図示しています。
図 69. VCO のスイッチオーバー動作周波数