インテルのみ表示可能 — GUID: sam1403482611143
Ixiasoft
1. Arria® 10デバイスにおけるロジック・アレイ・ブロックおよびアダプティブ・ロジック・モジュール
2. Arria® 10デバイスにおけるエンベデッド・メモリー・ブロック
3. Arria® 10デバイスにおける可変精度 DSP ブロック
4. Arria® 10デバイスにおけるクロック・ネットワークおよび PLL
5. Arria® 10 デバイスにおける I/O と高速 I/O
6. Arria® 10 デバイスにおける外部メモリー・インターフェイス
7. Arria® 10デバイスにおけるコンフィグレーション、デザイン・セキュリティー、およびリモート・システム・アップグレード
8. Arria® 10デバイスにおける SEUの緩和
9. Arria® 10デバイスにおける JTAG バウンダリー・スキャン・テスト
10. Arria 10デバイスにおけるパワー・マネジメント
2.1. エンベデッド・メモリーの種類
2.2. Arria® 10デバイスにおけるエンベデッド・メモリー・デザイン・ガイドライン
2.3. エンベデッド・メモリーの機能
2.4. エンベデッド・メモリー・モード
2.5. エンベデッド・メモリーのクロッキング・モード
2.6. メモリーブロックでのパリティービット
2.7. エンベデッド・メモリー・ブロックでのバイトイネーブル
2.8. メモリーブロックのパックモード・サポート
2.9. メモリーブロックのアドレス・クロック・イネーブルのサポート
2.10. メモリーブロックの非同期クリアー
2.11. メモリーブロック誤り訂正コードのサポート
2.12. 改訂履歴
5.7.1. Arria® 10 デバイスにおける I/O および高速 I/O の一般的なガイドライン
5.7.2. 電圧リファレンス形式および非電圧リファレンス形式の I/O 規格の混在
5.7.3. ガイドライン : パワーシーケンス中に I/O ピンをドライブしない
5.7.4. ガイドライン : HPS 共有 I/O バンクでの I/O ピンの使用
5.7.5. ガイドライン : 最大 DC 電流制限
5.7.6. ガイドライン : アルテラ LVDS SERDES IP コアのインスタンス化
5.7.7. ガイドライン : ソフト CDR モードの LVDS SERDES ピンペア
5.7.8. ガイドライン : Arria 10 GPIO 性能でのジッターへの高影響の最小化
5.7.9. ガイドライン : 外部メモリー・インターフェイスのための I/O バンク 2A の使用
インテルのみ表示可能 — GUID: sam1403482611143
Ixiasoft
10.7. パワーアップ・シーケンスおよびパワーダウン・シーケンス
Arria 10デバイスは、パワーアップ・シーケンスとパワーダウン・シーケンスを必要とします。電源シーケンスは 3 つの電源グループに分かれています。
注:
過剰な I/O ピンの電流を避けるために、パワーアップとパワーダウン時には I/O ピンを外部に駆動しないでください。
- 過剰な I/O ピンの電流は、デバイスの寿命や信頼性に影響を与えます。
- 3V I/O ピンでの過剰な電流は、 Arria® 10デバイスに損傷を与える場合があります。
電源グループ | 立ち上げ順序 | 条件 | |
---|---|---|---|
パワーアップ | パワーダウン | ||
グループ 1 | 1 番目 | 最後 |
|
グループ 2 | 2 番目 | 2 番目 |
|
グループ 3 | 3 番目 | 1 番目 |
|
パワーダウン・シーケンスを完全に順守できない場合、パワーダウン時に次の条件を満たして FPGA に見られる好ましくない動作を最小限に抑える必要があります。
- 最後のパワーダウンはグループ 1 である
- すべての電源レール内でボードレベルの電源サージやグリッジを防ぐ
パワーダウン・シーケンスは、パワーアップ・シーケンスの逆を行います。電源シーケンスが適切に行われていれば、I/O ピンはパワーアップまたはパワーダウン時にトライステートになります。
パワーダウンでは、すべての電源レールがパワーダウン・シーケンスの開始から 100 ms 以内にパワーダウンされるようにしてください。
図 189. Arria 10 デバイスでのパワーアップ・シーケンス要件グループ 3 のすべての電源レールは、これらの電源レールが 1.8 V で、グループ 2 で同じレギュレーターを共有している場合のみ、グループ 2 のその他の電源レールと共にランプできます。
図 190. Arria 10デバイスのパワーダウン・シーケンス要件グループ 3 のすべての電源レールは、これらの電源レールが 1.8 Vであり、かつグループ 2 と同じレギュレーターを共有している場合にのみ、グループ 2 の他の電源レールとともにランプできます。
図 191. グループ 3 のすべての電源レールが 1.8 V で、グループ 2 で同じレギュレーターを共有している場合限定のArria 10デバイスのパワーダウン・シーケンスの要件
注: VCCBATはパワーアップ・シーケンスまたはパワーダウン・シーケンス時にはいつでもパワーアップまたはパワーダウンできます。
すべての電源レールは、単調に立ち上がなければなりません。デバイス・データシートで指定されているように、tRAMP 時間内にすべての電源レールを公称電圧レベルまで立ち上げます。パワーアップ・シーケンスは、標準または高速 POR 遅延の時間を満たしている必要があります。