インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

3.4.1.1. 固定小数点演算の遅延レジスターの 2 セット

固定小数点演算の​​18 x 19モードで使用可能な、入力カスケードチェーンに沿った 2 つの遅延レジスターは、上位遅延レジスターと下位遅延レジスターになります。遅延レジスターは、36 ビット入力と 27 x 27 モードに加算する 18 x 19 乗算ではサポートされません。

図 28.  Arria® 10デバイスにおける固定小数点演算18 x 19モードの可変精度 DSP ブロックの入力レジスター次の図は、データレジスターのみを表しています。コントロール信号のレジスターは図示されていません。


図 29.  Arria® 10デバイスにおける固定小数点演算27 x 27モードの可変精度 DSP ブロックの入力レジスター次の図は、データレジスターのみを表しています。コントロール信号のレジスターは図示されていません。