インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

5.4.4. Arria® 10デバイスにおける I/O バーティカル・マイグレーション

図 79.  Arria® 10製品ライン間の移行機能
  • 矢印はマイグレーション・パスを示しています。各バーティカル・マイグレーション・パスに含まれるデバイスを色付きで示しています。同じパス内でより少ないリソースを持つデバイスは薄い色で示しています。
  • 同じマイグレーション・パス内の製品ライン間で完全に I/O を移行するには、I/O およびトランシーバー数が最も少ない製品ラインに合わせて I/O とトランシーバーの使用を制限します。
  • ソースデバイスでの LVDS I/O バンクは、ターゲットデバイスでは 3 V I/O バンクにマッピングされる可能性があります。メモリー・インターフェイスの 533 MHz 以上のクロック周波数を使用するには、両方のデバイスで LVDS I/O バンクにのみ外部メモリー・インターフェイス・ピンを割り当てます。
  • 同じパッケージタイプの一部の製品ライン間に公称で 0.15mm のパッケージ高さの差がある場合があります。
  • 一部の移行パスは Quartus® Primeソフトウェアの Pin Migration View に表示されません。


注: ピン・マイグレーションの互換性を確認するには、 Quartus® Primeソフトウェアの Pin Planner で Pin Migration View ウィンドウを使用します。