インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

7.3.4.1. FPP コンフィグレーション・タイミング

図 153. DCLK-to-DATA[] 比 = 1 の場合の FPP コンフィグレーション・タイミング波形この波形の開始は、ユーザーモードのデバイスを示しています。ユーザーモードでは、nCONFIGnSTATUS、およびCONF_DONEはロジック High レベルにあります。nCONFIGを Low にプルダウンすると、リコンフィグレーション・サイクルが開始されます。
図 154. DCLK-to-DATA[] 比 > 1 の場合の FPP コンフィグレーション・タイミング波形この波形の開始は、ユーザーモードのデバイスを示しています。ユーザーモードでは、nCONFIGnSTATUS、およびCONF_DONEはロジック High レベルにあります。nCONFIGを Low にプルダウンすると、リコンフィグレーション・サイクルが開始されます。