インテル® Arria® 10 コア・ファブリックおよび汎用 I/O ハンドブック

ID 683461
日付 6/21/2017
Public
ドキュメント目次

5.5.5.2.1. 差動 HSTL、SSTL、HSUL、および POD 終端

差動 HSTL、SSTL、HSUL、および POD 入力は、LVDS 差動入力バッファーを使用します。ただし、RDサポートは、I/O 規格が LVDS の場合にのみ使用可能です。

差動 HSTL、SSTL、HSUL、および POD 出力は、真の差動出力ではありません。これらの I/O 規格は、反転としてプログラムされた第二の出力とともに 2 つのシングルエンド出力を使用します。

図 93. 差動 SSTL I/O 規格の終端次の図は、 Arria® 10 デバイスにおける差動 SSTL I/O 終端の詳細を示しています。


図 94. 差動 HSTL I/O 規格の終端次の図は、 Arria® 10 デバイスにおける差動 HSTL I/O 規格の終端の詳細を図示しています。


図 95. 差動 POD I/O 規格の終端次の図は、 Arria® 10 デバイスにおける差動 POD I/O 終端の詳細を示しています。