インテルのみ表示可能 — GUID: min1603918917504
Ixiasoft
インテルのみ表示可能 — GUID: min1603918917504
Ixiasoft
2.4.3. システムPLL
Fタイルには、オンボードのシステムPLLが3つあります。このシステムPLLは、ハードIP (MAC、PCS、およびFEC) およびEMIBクロッシングの一次クロックソースです。これは、システムPLLのクロックモードを使用している場合、ブロックはPMAクロックによって提供されるクロックを使用せず、FPGAコアからのクロックに依存しないことを意味します。各システムPLLでは、1つの周波数のインターフェイスに関連付けられているクロックのみを生成します。例えば、1GHzのインターフェイス1つと500Mhzのインターフェイス1つを実行するには、2つのシステムPLLが必要です。システムPLLを使用すると、レーンのクロック変更が隣接レーンに影響することなく、すべてのレーンを個別に使用することができます。
各システムPLLでは、8つのFGTリファレンス・クロックのいずれか1つを使用することができます。システムPLLでは、リファレンス・クロックを共有したり、異なるリファレンス・クロックを使用したりすることができます。各インターフェイス (ハードIP) では使用するシステムPLLを選択できますが、一度選択すると固定され、ダイナミック・リコンフィグレーションを使用してリコンフィグレーションすることはできません。PMA Direct PHY IPでシステムPLLのクロックモードを使用している場合は、PMA Directはデータが有効タイプのインターフェイスです。
3つのシステムPLLを使用すると、例えば、1つのシステムPLLを PCIe* に使用し、2つをイーサネットおよび他のプロトコルに使用することができます。ただし、他にもユースケースはあり、3つすべてをイーサネットおよびPMA Directのデジタルブロック内のさまざまなインターフェイスに使用することもできます。システムPLLは3つしかないため、場合によっては、ラインレートが異なる複数のハードIPでシステムPLLを共有する必要があります。複数のハードIPでシステムPLLを共有する場合は、ラインレートが最も高いハードIPによってシステムPLLの周波数が決まります。より低いラインレートのハードIPはオーバークロックする必要があります。実際の拍子はクロックに基づいています。詳細は、データパスのクロック拍を参照してください。
次の表は、4つのインターフェイスでシステムPLLを共有している例を示しています。
- システムPLLは、50GbE データパス・インターフェイス (4つのすべてのインターフェイスの中で最も高いラインレート) にネイティブです。
- 低いラインレートの 3つのデータパス・インターフェイスはオーバークロックされます。また、カスタム拍が必要です。
デザイン | ラインレート (Gbps) | PMA幅 | PMAクロック周波数 (MHz): ラインレート ÷ PMA幅 | システムPLLの周波数 (MHz) | システムPLLの出力からコアへの周波数 (MHz) | データパスのクロック周波数 |
---|---|---|---|---|---|---|
50GbE | 53.125 | 64 | 830.08 | 830.08 | 415.04 | PMAクロック周波数と同じ |
25GbE | 25.78125 | 32 | 805.67 | 830.08 | 415.04 | PMAクロック周波数にオーバークロック |
24G CPRI | 24.33024 | 32 | 760.32 | 830.08 | 415.04 | PMAクロック周波数にオーバークロック |
9.8G CPRI | 9.8304 | 20 | 491.52 | 830.08 | 415.04 | PMAクロック周波数にオーバークロック |
F-Tile Clocking Tool を使用し、IPとタイルの設定がデータパスのクロックモードに与える影響を視覚化します。最初に、ツールの Introduction タブを確認してください。