インテルのみ表示可能 — GUID: qwm1683329447633
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: qwm1683329447633
Ixiasoft
3.12.1. FHT PMAの設定
RXのPとNの反転: RXのPとNのシリアルレーンを入れ替えます。
set_instance_assignment -name HSSI_PARAMETER "rx_invert_p_and_n=<parameter_value>" -to <RX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
例えば、次のようになります。
set_instance_assignment -name HSSI_PARAMETER "rx_invert_p_and_n=RX_INVERT_PN_EN" -to rx_serial_data[0] -entity top
RXの終端: この設定はすべてのレーンに適用されます。
set_instance_assignment -name HSSI_PARAMETER "rx_termination=<parameter_value>" -to <RX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
次のパラメーターの値が可能です。
- RXTERM_OFFSET_P0 (90Ω)
- RXTERM_OFFSET_P2 (94.6Ω)
- RXTERM_OFFSET_P3 (97.7Ω)
- RXTERM_OFFSET_P4 (100Ω)
- RXTERM_OFFSET_P5 (102.3Ω)
- RXTERM_OFFSET_P6 (105.4Ω)
- RXTERM_OFFSET_P7 (107.7Ω)
- RXTERM_OFFSET_P8 (110Ω)
- RXTERM_OFFSET_M4 (80.8Ω)
- RXTERM_OFFSET_M5 (83.1Ω)
- RXTERM_OFFSET_M6 (85.4Ω)
- RXTERM_OFFSET_M7 (87.7Ω)
例えば、次のようになります。
set_instance_assignment -name HSSI_PARAMETER "rx_termination=RXTERM_OFFSET_P0" -to rx_serial_data[0] -entity top
TXのPとNの反転: TXのPとNのシリアルレーンを入れ替えます。
set_instance_assignment -name HSSI_PARAMETER "tx_invert_p_and_n=<parameter_value>" -to <TX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
例えば、次のようになります。
set_instance_assignment -name HSSI_PARAMETER "tx_invert_p_and_n=TX_INVERT_PN_EN" -to tx_serial_data[0] -entity top
TXの終端: この設定はすべてのレーンに適用されます。
set_instance_assignment -name HSSI_PARAMETER "tx_termination=<TXTERM_OFFSET_NAME>" -to <TX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
次のパラメーターの値が可能です。
- TXTERM_OFFSET_M1 (96.8Ω)
- TXTERM_OFFSET_P0 (90Ω)
例えば、次のようになります。
set_instance_assignment -name HSSI_PARAMETER "tx_termination=TXTERM_OFFSET_P0" -to tx_serial_data[0] -entity top
TX出力トライステートのイネーブル: TXドライバーのトライステート・イネーブル
set_instance_assignment -name HSSI_PARAMETER "txout_tristate_en=<parameter_value>" -to <TX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
例えば、次のようになります。
set_instance_assignment -name HSSI_PARAMETER "txout_tristate_en=TXOUT_TRISTATE_EN" -to tx_serial_data[0] -entity top
TXのイコライゼーション
ポストタップ: パラメーター値に対する有効なレジスター設定は、0から63です。
set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_<n>=<parameter_value>" -to <TX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
プリタップ: パラメーター値に対する有効なレジスター設定は、0から 63です。
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_<n>=<parameter_value>" -to <TX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
メインタップ: パラメーター値に対する有効なレジスター設定は、0から127です。
set_instance_assignment -name HSSI_PARAMETER "txeq_main_tap=<parameter_value>" -to <TX_SERIAL_PIN> -entity <TOP_LEVEL_NAME>
例えば、次のようになります。
ポストタップ
set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_1=0" -to tx_serial_data[0] -entity top
set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_2=0" -to tx_serial_data[0] -entity top
set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_3=0" -to tx_serial_data[0] -entity top
set_instance_assignment -name HSSI_PARAMETER "txeq_post_tap_4=0" -to tx_serial_data[0] -entity top
プリタップ
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_3=0" -to tx_serial_data[0] -entity top
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_2=0" -to tx_serial_data[0] -entity top
set_instance_assignment -name HSSI_PARAMETER "txeq_pre_tap_1=0" -to tx_serial_data[0] -entity top
メインタップ
set_instance_assignment -name HSSI_PARAMETER "txeq_main_tap=83" -to tx_serial_data[0] -entity top