インテルのみ表示可能 — GUID: cie1602522795047
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: cie1602522795047
Ixiasoft
2.1.5. PCIe* ハードIP
Fタイルの PCIe* ハードIPは、4つの PCIe* コアで構成されています。この4つのPCIeコアは、1つの x16 (core_0)、1つの x8 (core_1)、および2つの x4 (core_2、core_3) になります。これは、一連のポート分岐マルチプレクサーで構成され、 PCI Express* (PIPE) レーン・インターフェイスの4つのコントローラーPHYインターフェイスを16の共有FGTレーンに再マッピングします。core_0 は、x16、x8、および x4のコンフィグレーションをサポートするようにコンフィグレーションすることができます。core_1 は、x8およびx4のコンフィグレーションをサポートするようにコンフィグレーションすることができます。core_2 および core_3 は、x4のコンフィグレーションのみをサポートします。
図 6. PCIe* ハードIP (Gen4、Gen3、Gen2、Gen1) のコンフィグレーション
コンフィグレーション | インターフェイス・タイプ |
---|---|
1x PCIe* x16 | ルートポートまたはエンドポイントとアップストリームまたはダウンストリームのポート |
2x PCIe* x8 | エンドポイントのみ アップストリーム/アップストリーム・ポート ダウンストリーム/ダウンストリーム・ポート エンドポイント/アップストリーム・ポート アップストリーム/ダウンストリーム・ポート |
1x PCIe* x8 | ルートポートまたはエンドポイント |
4x PCIe* x4 | ルートポートのみ、およびアップストリームまたはダウンストリームのポート |
2x PCIe* x4 | ルートポートのみ |
1x PCIe* x4 | エンドポイントのみ |
モード | トランザクション・レイヤー | データ・リンク・レイヤー | PHYレイヤー |
---|---|---|---|
フルハードIP | あり | あり | あり |
トランザクション・レイヤー・パケット (TLP) のバイパス | あり (Lite) | あり | あり |