インテルのみ表示可能 — GUID: oho1615488640752
Ixiasoft
インテルのみ表示可能 — GUID: oho1615488640752
Ixiasoft
3.3.4. RS-FEC (リードソロモン前方誤り訂正) のオプション
F-Tile PMA/FEC Direct PHY Intel® FPGA IPは、RS-FEC (528, 514)、RS (544, 514)、RS (272, 258) をサポートします。この機能は、パラメーター・エディターで有効にすることができます。それには、 Common Datapath Options にある RS-FEC タブで、Enable RS-FEC オプションを選択します。
F-Tile PMA/FEC Direct PHY Intel® FPGA IPは、25G FECでビルディング・ブロックとして利用することができます。つまり、FECの最小モジュールは25G 1つです。クロックおよびリセット信号が、IPを実装している同じ100G FECコアから共有されていることを確認する必要があります。
F-Tile PMA/FEC Direct PHY Intel® FPGA IPで Enable RS-FEC オプションをオンにすると、IPで1チャネルしか使用していない場合でも、RS-FECブロックが使用されます。同じF-Tile PMA/FEC Direct PHY Intel® FPGA IPコアを使用して、さまざまなプロトコルを実装することができます。RS-FECおよびTX/RXのオプションは個別に有効にすることができます。ただし、FECモードは同じにする必要があります。Enable RS-FEC がオフになっている場合、次のオプションはすべてグレー表示されます。
F-Tile PMA/FEC Direct PHY Intel® FPGA IPは、次のモードをサポートします。
- Ethernet Technology Consortium* (ETC) RS (272,258)
- IEEE 802.3 RS (528,514) (CL 91)
- IEEE 802.3 RS (528,514) (CL 91) ETC
- Fibre Channel RS (528, 514)
- FlexO RS (528, 514)
- IEEE 802.3 RS (544,514) (CL 134)
- Custom IEEE 802.3 RS (544, 514) (CL 134) @26.5625Gbps
- Interlaken RS (544, 514)
- Fibre Channel RS (544, 514)
- FlexO RS (544, 514)
パラメーター | 値 | 詳細 |
---|---|---|
Enable RS-FEC | On/Off | RS-FECモジュールを有効にします。デフォルト値は Off です。
注: Enable RS-FEC オプションがオンの場合、各PMAでは、Provide separate interface for each PMA オプションを使用しての個別インターフェイスは使用することができません。
|
RS-FEC Mode |
|
さまざまなトポロジーのRS-FECモードを指定します。デフォルト値は IEEE 802.3 RS (528,514) (CL 91) です。 |
Include 32bit soft CWBIN counters | On/Off | 32ビットCWBIN 0 - 3カウンターのソフト実装を有効にします。このパラメーターは、RS-FECが有効になっている場合にのみ使用可能です。RS-FECが無効になっている場合はグレー表示されます。 |
Reconfig clock frequency | 100MHzから250MHz | 32ビット・ソフトCWBINカウンターが有効になっている場合にのみ使用することができます。使用しているリコンフィグレーション・クロックの周波数をここで指定する必要があります。 |
Enable RS-FEC loopback | On/Off | RS-FECのループバックを有効にします。 |
Enable RS-FEC Data interleave pattern | On/Off | FECレーンは、各物理レーンにおいてビットでインターリーブされます。有効になっている場合は、64/80 (IEEE 802専用) です。デフォルト値は Off です。 |