インテルのみ表示可能 — GUID: exl1616506532287
Ixiasoft
インテルのみ表示可能 — GUID: exl1616506532287
Ixiasoft
3.4. 信号とポートのリファレンス
次のセクションでは、F-Tile PMA/FEC Direct PHY Intel® FPGA IPのすべてのポートと信号について説明します。
tx_parallel_data バスと rx_parallel_data バスはそれぞれ、80から320ビットとして公開されます。一部のビットは特定の機能にマッピングされます。
各PMAチャネルでは、80から320ビットのパラレル・データ・インターフェイスを送受信します。アクティブなポートと非アクティブなポートは、特定のコンフィグレーション・パラメーター (レーン数、PMA幅など) によって決まります。
データおよびコントロール信号のマッピングに関しては、パラレルデータのマッピング情報 を参照してください。
F-Tile PMA/FEC Direct PHY Intel® FPGA IPで Provide separate interface for each PMA オプションを有効にしている場合、PHYは幅の広いバスではなく、各PMAレーンに個別のデータとクロックのインターフェイスを提供します。各PMAレーンの信号名には、_xcvr<n> サフィックスが付けられます。 n = PMA インデックス番号です。Provide separate interface for each PMA が無効になっている場合は、信号名に _xcvr<n> は追加されません。
例えば、2つのPMAレーンのコンフィグレーションに Provide separate interface for each PMA を有効にしている場合は、シリアルポートの信号名は次のように表示されます。
tx_serial_data_xcvr0、tx_serial_data_xcvr1
2レーンPMAのコンフィグレーションに Provide separate interface for each PMA を無効にしている場合は、シリアルポートの信号名は tx_serial_data[1:0] として表示されます。
次の信号は、Provide separate interface for each PMA オプションがオンになっている場合に、個別のインターフェイスのない信号です。
- system_pll_clk_link、rx_cdr_divclk_link0
- tx_reset、rx_reset、tx_reset_ack、rx_reset_ack、tx_ready、rx_ready
- rsfec 信号
- tx_cadence、tx_cadence_fast_clk、tx_cadence_slow_clk、tx_cadence_slow_clk_locked
- リコンフィグレーション Avalon® メモリーマップド・インターフェイス・ポート
- rx_cdr_divclk_link0
変数 | 値 | 詳細 |
---|---|---|
<N> | FGT: 1、2、4、6、8、12、16 FHT: 1、2、4 |
N はPMAレーン数 |
<n> | 0からN-1 | n はPMAインデックス番号 |
<X> | PMA幅 = 8、10、16、20、32ビット、 X=1 PMA幅 = 64 ビット、 X=2 PMA幅 = 128 ビット、 X=4 |
X はストリーム数 |
<K p > | Ceiling(log2(N)) N = 1、2、4、6、8、12、16の場合、K p = 0、1、2、3、3、4、4 |
K p はPMAリコンフィグレーション・インターフェイスのアドレス K p = 0 (各PMAの個別の Avalon® インターフェイスが有効になっている場合) K p = Ceiling(log2(N) (各PMAの個別の Avalon® インターフェイスが無効になっている場合) |
<Kd> | Ceiling(log2(N)) N = 1、2、4、6、8、12、16 の場合、 K d = 0、1、2、3、3、4、4 |
K d はデータパス・リコンフィグレーション・インターフェイスのアドレス K d = 0 (各PMAの個別の Avalon® インターフェイスが有効になっている、またはFECが有効になっている場合) K d = Ceiling(log2(N) (各PMAの個別の Avalon® インターフェイスが無効になっており、FECが無効になっている場合) |
<D> | PMA幅 = 8、10、16、20、または32ビットの場合、D = PMA Width PMA幅 = 64ビットまたは128ビットの場合、D = 32 |
D はデータ幅の値。これによって合計パラレル・データビットを計算します。 |