インテルのみ表示可能 — GUID: hvp1654549516132
Ixiasoft
インテルのみ表示可能 — GUID: hvp1654549516132
Ixiasoft
4.5.1. システムPLLリファレンス・クロックについてのガイドライン
- Refclk #i is active at and after device configuration パラメーターが On に設定されている場合、refclk #i はデバイス・コンフィグレーション時およびそれ以降にアクティブである必要があります。これが保証されない場合、システムPLLはロックされません。
- Refclk #i is active at and after device configuration パラメーターが Off に設定されている場合は、refclk #i をデバイス・コンフィグレーション後にアクティブにすることができます。refclk #i がアクティブになったら、refclock_ready[n] 信号をアサートし、システムPLL #n リファレンス・クロックの準備ができていることを示す必要があります。refclock_ready[n] 信号を refclk #i がアクティブになる前にアサートすると、システムPLLはロックされず、デバイスの再コンフィグレーションが必要になります。
- refclk #i がアクティブになったら、デバイスの動作時に安定して提供されている必要があり、切断しないようにします。
- すべてのシステム PLL リファレンス・クロックで Refclk #i is active at and after device configuration パラメーターを On に設定する
- すべてのシステムPLLリファレンス・クロックで Refclk #i is active at and after device configuration パラメーターを Off に設定する
Refclk #i is active at and after device configuration パラメーターが Off に設定されている場合は、内部クロックを使用してFPGAデバイスのキャリブレーションとコンフィグレーションを行います。内部クロックの周波数は低いため、キャリブレーションとコンフィグレーションの完了には時間がかかります。さらに、システムPLL #nリファレンス・クロックの準備が整ったら、refclock_ready[n] をアサートする必要があります。このフローは、一部のIPプロトコルのリンクアップ要件を満たさない場合があります。デザインのアプリケーションとこのフローに互換性があることを確認する必要があります。インテルでは、安定して動作しているシステムPLLリファレンス・クロックをデバイス・コンフィグレーション時に供給し、Refclk #i is active at and after device configuration パラメーターを有効にすることを推奨しています。
PCIeインターフェイスでPCIeリンク・トレーニング仕様に準拠する必要がある場合は、デバイス・コンフィグレーションを開始する前にシステムPLLへのリファレンス・クロックが利用可能になり、安定している必要があります。F-Tile Reference and System PLL Clocks Intel® FPGA IPで Refclk #i is active at and after device configuration パラメーターを On に設定し、独立してフリーランニングのクロックソースからリファレンス・クロックを駆動する必要があります。あるいは、デバイス・コンフィグレーションの開始前にPCIeリンクからのリファレンス・クロックが利用可能になることを保証できる場合は、それを使用してシステムPLLを駆動することもできます。PCIeリンクのリファレンス・クロックは、有効になった後に切断することがないようにします。