インテルのみ表示可能 — GUID: wvu1602703307074
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: wvu1602703307074
Ixiasoft
2.2.8.2. 結合レーンのユースケース2
イーサネット・ハードIPの1つの200G-SR4イーサネットMAC
- PMAレーンあたり53.125Gbpsの4つのPMAレーン
- 変調方式: PAM4
- 一次ストリームは EMIB_23
- 1つの st_x8 フラクチャーを使用
F-tile PMA and FEC Direct PHY IPの3レーンによる1つの50Gbps
- PMAレーンあたり50Gbpsの3つのPMAレーン、FECあり
- 変調方式: PAM4
- 一次ストリームは EMIB_15
- 3つの st_x2 フラクチャーを使用
イーサネット・ハードIPの1つの50G-CR1イーサネットPCS
- 53.125Gbpsの1つのPMAレーン
- 変調方式: PAM4
- 一次ストリームは EMIB_7
- 1つの st_x2 フラクチャーを使用
F-Tile PMA and FEC Direct PHY IP6 の6レーンによる1つのJESD204C
- PMAレーンあたり32.0Gbpsの6つのPMAレーン、FECなし
- 変調方式: NRZ
- 一次ストリームは EMIB_5
- 6つの st_x1 フラクチャーを使用
図 39. 結合レーンのユースケース2 st_x2_7 フラクチャーは、50GbpsのPMA and FEC Direct PHY IPに予約されています。このフラクチャーは、EMIB_8 および EMIB_9 に関連付けられています。このフラクチャーとそれに関連付けられているEMIBは、他の高速シリアルリンクIPで使用することはできません。FGT2_Quad1、FGT0_Quad2、およびFHT PMAレーンはすべて、利用できるEMIBがないため使用することができません。
6 説明目的で示されているIPです。特定のIPの利用可否に関しては、インテル FPGAサポートまでお問い合わせください。