インテルのみ表示可能 — GUID: woy1678139842865
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: woy1678139842865
Ixiasoft
7.5.2. スクリプトの変更
スクリプト内には、変数がいくつか含まれています。それには、チャネルリンクの設定、PRBSパターン、ループバック・モード、BERテスト期間、TXイコライザーの設定などがあります。これらは、デザインのコンフィグレーションに基づき変更する必要があります。テストを実行する前に、スクリプト内でこれらの変数の値を設定する必要があります。次に、各テストのスクリプトを変更する手順について説明します。
A. デバイスの初期化とツールキットの起動に向けたスクリプトの変更
デバイスの初期化に向けたスクリプトを変更することで、JTAGチェーンにあるデバイスを更新し、プログラミングした .sof を指す必要があります。
- device_initialization.tcl スクリプトを任意のテキストエディターで開きます。
- 次の変更を device_initialization.tcl スクリプトに加えます。
set path <sof-file-path> set result_dir <my_diretory> set device_die_name <device-name>
図 142. デバイスの初期化設定
注: Windowsプラットフォームを使用している場合は、上のステップ2で示されている sof ファイルパスではなく、.sof ファイル名を使用します。
B. BERおよびアイ測定テストの実行に向けたスクリプトの変更
トランシーバー・ツールキットのスクリプトの表を参照し、必要なモードに対するトランシーバー・ツールキット・スクリプトを選択します。
- デザインのモードに基づきスクリプトを選択し、任意のテキストエディターで開きます。
- スクリプトに次の変更を加えます。
- 次に示すように、実行するテストを有効にするには1を設定します。
############### Tests to run: 0 = bypass, 1 = run ############### set run_ber_test 1 set run_eye_test 0
- テストの変数を設定します。主に、次の6つの変数をスクリプトの link_test_parameters リストで変更する必要があります。
- TX論理チャネル (インデックス0)
- RX論理チャネル (インデックス1)
- PRBSパターン (インデックス2および3)
- ループバック・モード (インデックス4)
- TX PMAおよびRX PMAの設定 (インデックス5から11)
- アイ測定の設定 (インデックス12から15)
注: 現在、トランシーバー・ツールキットはRX PMAの自動アダプテーション・モードのみをサポートしています。RX PMAの設定はデフォルト値のままにすることができます。例えば、TXチャネル0とRX チャネル0の間でBERテストを実行する場合、インデックス0とインデックス1の両方を値0に設定します。異なる物理チャネル位置のTXチャネルとRXチャネルをリンクすることもできます。例えば、TXチャネル0とRXチャネル1をリンクするには、インデックス0を値0に設定し、インデックス1を値1に設定します。異なる物理位置のTXチャネルとRXチャネルをリンクするには、ループバック・ ケーブルまたはボード上のカードを使用した外部ループバックがあることを確認します。次に、link_test_parameters の設定例を示します。#################################################### ### Customize the test variable ### #################################################### # The list_test_parameters' indexing : # index 0 - TX Logical Channel # index 1 - RX Logical Channel # index 2 - TX PRBS Generator Pattern : # PRBS7,PRBS9,PRBS10,PRBS13,PRBS15,PRBS23,PRBS28, # PRBS31,QPRBS13,PRBS13Q,PRBS31Q,SSPR,SSPR1,SSPRQ # index 3 - RX PRBS Checker Pattern : PRBS7,PRBS9,PRBS10,PRBS13, # PRBS15,PRBS23,PRBS28,PRBS31,QPRBS13,PRBS13Q,PRBS31Q, # SSPR,SSPR1,SSPRQ # index 4 - Loopback Mode : PMA TX to RX Buffer lbpk - "TX2RXBUF" # ; PMA TX to RX parallel lpbk - "TX2RXPAR" # ; PMA RX to TX parallel lpbk - "RX2TXPAR" # index 5 - TX Pre-Tap 2 : {0 to 7} # index 6 - TX Pre-Tap 1 : {0 to 15} # index 7 - TX Main Tap : {0 to 46} # index 8 - TX Post-Tap 1 : {0 to 19} # index 9 - RX High Freq VGA Gain : {0 to 127} # index 10 - RX High Freq Boost : {0 to 63} # index 11 - RX DFE Data Tap 1 : {0 to 63} # index 12 - Enabling the eye height test : Enable - "true" ; # Disable - "false" # index 13 - Set the Bit Error Rate to measure Eye Height : # Min - 1.0E-1 Maximum - 1.0E-12 # index 14 - Enabling the eye width test : # Enable - "true" ; Disable - "false" # index 15 - Set the Bit Error Rate to measure Eye Width : # Min - 1.0E-1 Maximum - 1.0E-12 set link_test_parameters {{0 0 "PRBS23" "PRBS23" "TX2RXBUF" "0" "0" "0" "0" "0" "0" "0" "true" "1.0E-4" "true" "1.0E-4"} {1 1 "PRBS9" "PRBS9" "TX2RXBUF" "0" "0" "0" "0" "0" "0" "0" "true" "1.0E-4" "true" "1.0E-4"}}
注: 上の例では、2つのリンクの設定についてのみ示しています。4つのリンクに対してテストを実行する場合は、link_test_parameters リストにさらに2行を追加する必要があります。 - チャネルのBERテストを停止する基準は、最大エラービットまたはBERテスト時間のいずれかに基づき設定する必要があります。次のコード例では、6秒後に BERテストを停止し、2秒ごとにリンクのステータスを表示する方法を示しています。max_error_bits は、リンクで発生する最大エラービット数を示します。最大エラービット数に達すると、最大実行時間の6秒が経過していない場合でもテストは停止します。
############### Setup link run length ########################### set max_error_bits 10 set max_run_time_in_seconds 6 set checker_status_polling_interval_in_seconds 2
- 次に示すように、実行するテストを有効にするには1を設定します。
C. 自動スイープテストの実行に向けたスクリプトの変更
- デザインのモードに基づきスクリプトを選択し、任意のテキストエディターで開きます。
- スクリプトに次の変更を加えます。
- テストの変数をTXおよびRX PMAスイープ範囲に設定します。主に、7つの変数をこのスクリプトの link_test_parameters リストで変更する必要があります。
- TX論理チャネル (インデックス0)
- RX論理チャネル (インデックス1)
- PRBSパターン (インデックス2および3)
- ループバック・モード (インデックス4)
- 入力パラメーター (インデックス5から11)
- 出力メトリクス (インデックス12から17)
- BERテスト時間 (インデックス18)
#################################################### ### Customize the test variable ### #################################################### # The list_test_parameters' indexing : # index 0 - TX Logical Channel # index 1 - RX Logical Channel # index 2 - TX PRBS Generator Pattern : PRBS7,PRBS9,PRBS10,PRBS13, # PRBS15,PRBS23,PRBS28,PRBS31,QPRBS13,PRBS13Q,PRBS31Q, # SSPR,SSPR1,SSPRQ # index 3 - RX PRBS Checker Pattern : PRBS7,PRBS9,PRBS10,PRBS13, # PRBS15,PRBS23,PRBS28,PRBS31,QPRBS13,PRBS13Q,PRBS31Q, # SSPR,SSPR1,SSPRQ # index 4 - Loopback Mode : PMA TX to RX Buffer lbpk - "TX2RXBUF" # ; PMA TX to RX parallel lpbk - "TX2RXPAR" # ; PMA RX to TX parallel lpbk - "RX2TXPAR" # index 5 - TX Pre-Tap 2 : {0 to 7} if you put like 0:5 it # autosweeps the channel for each number start from 0 to 5 # index 6 - TX Pre-Tap 1 : {0 to 15} # index 7 - TX Main Tap : {0 to 46} 0,1.5 0,5,6 # index 8 - TX Post-Tap 1 : {0 to 19} # index 9 - RX High Freq VGA Gain : {0 to 127} # index 10 - RX High Freq Boost : {0 to 63} # index 11 - RX DFE Data Tap 1 : {0 to 63} # index 12 - Adding BER matric : "1" ; Disable - "0" # index 13 - Adding total height measurement matric : # Enable - "1" ; Disable - "0" # index 14 - Adding eye width time matric : # Enable - "1" ; Disable - "0" # index 15 - Adding eye width UI matric : # Enable - "1" ; Disable - "0" # index 16 - Extrapolarate Rate: # Min - 1E-1 ; Max - 1E-12 # index 17 - Extrapolarate Width Rate: # Min - 1E-1 ; Max - 1E-12 # index 18 - BER test duration per case (seconds): Max 1E3 set link_test_parameters {{0 0 "PRBS23" "PRBS23" "TX2RXBUF" "0:0" "0:1" "0:1" "0:0" "0:0" "0:0" "0:0" "1" "0" "0" "0" "1e-4" "1e-4" "2" } {1 1 "PRBS10" "PRBS10" "TX2RXBUF" "0:0" "0:1" "0:0" "0:0" "0:0" "0:0" "0:0" "1" "0" "0" "0" "1e-4" "1e-4" "2" }}
- 自動スイープのテストデータは xml 形式で取得することができます。次に示すコマンドが自動スイープスクリプト内にあります。ファイル名と結果のディレクトリーは、独自のファイル名とディレクトリーに変更することができます。
autosweep_get_data -outputfile <result-directory>/<file-name>.xml $autosweep_inst_id
- テストの変数をTXおよびRX PMAスイープ範囲に設定します。主に、7つの変数をこのスクリプトの link_test_parameters リストで変更する必要があります。