インテルのみ表示可能 — GUID: afe1616521543260
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: afe1616521543260
Ixiasoft
3.4.3. リセット信号
信号名 | クロックドメイン | 方向 | 詳細 |
---|---|---|---|
tx_reset | 非同期 | 入力 | TX PMAおよびTXデータパスのTXリセット入力。tx_reset_ack がアサートされるまでアサートしている必要があります。 |
rx_reset | 非同期 | 入力 | RX PMAおよびRXデータパスのRXリセット入力。rx_reset_ack がアサートされるまでアサートしている必要があります。 |
tx_reset_ack | 非同期 | 出力 | TXが完全にリセットに入っていることを示すものです。この信号は tx_reset のアサート後にアサートされ、tx_reset がアサートされている限りアサートされた状態で保たれます。この信号は tx_reset のデアサートに続いてデアサートされ、tx_reset がデアサートされている限りデアサートされた状態で保たれます。 |
rx_reset_ack | 非同期 | 出力 | RXが完全にリセットに入っていることを示すものです。この信号は rx_reset のアサート後にアサートされ、rx_reset がアサートされている限りアサートされた状態で保たれます。この信号は rx_reset のデアサートに続いてデアサートされ、rx_reset がデアサートされている限りデアサートされた状態で保たれます。 |
tx_am_gen_start | 非同期 | 出力 | FECを使用している場合に、アライメント・マーカーの送信を開始するタイミングを示します。この信号は、tx_am_gen_2x_ack がアサートされるとクリアされます。 |
tx_am_gen_2x_ack | 非同期 | 入力 | FECを使用している場合に、tx_am_gen_start がアサートされてから少なくとも2つのアライメント・マーカーが送信されたことをリセット・シーケンサーに示します。この信号は、tx_am_gen_start がデアサートされた後にデアサートされます。 |
tx_ready | 非同期 | 出力 | ステータスポートで、TX PMAおよびTXデータパスが正常にリセットされ、データ転送の準備ができていることを示します。 |
rx_ready | 非同期 | 出力 | RXデスキューが無効になっている場合: ステータスポートで、RX PMAおよびRXデータパスが正常にリセットされ、データ転送の準備ができていることを示します。 RXデスキューが有効になっている場合: ステータスポートで、RX PMAおよびRXデータパスが正常にリセットされ、RXデスキューが完了し、データ転送の準備ができていることを示します。
注: Fタイルのリンク初期化時に、TXから送信されたデータパターンをスクランブルすることで、rx_ready をアサートする必要があります。0101パターンなどの定数パターンを送信した場合は、rx_ready はアサートされず、リンクは初期化されません。
|