インテルのみ表示可能 — GUID: pgt1628275887956
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: pgt1628275887956
Ixiasoft
3.14.2.2.2. FGT属性アクセス方式の例2
次の例は、クアッドの物理レーン0で内部シリアル・ループバック・モードのFGT PMAをコンフィグレーションする際に、FGT属性アクセス方式を使用してFGT PMAのPRBSチェッカーとジェネレーターを論理レーン0に有効にする手順を示しています。
- rx_reset をアサートします。
- シリアル・ループバックを有効にします。
- 0x6A040 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 14 = 0 およびビット 15 = 1 を確認します。
- 0x62040 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 14 = 0 およびビット 15 = 0 を確認します。
- rx_reset をデアサートします。
- チャネルがシリアル・ループバックになっていることを確認します。
- レジスター 0x4781C をポーリングします。シリアル・ループバックが有効な場合は、ビット 1 がHighになっています。
- FGT PMAのステータスを確認します。
- 0x800D をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。チャネルが物理ローカル0にある場合は、ビット16 もまたHighになります。
注:
ビット 16 (rx_ready) は物理ローカルレーン0に使用します。
ビット 17 (rx_ready) は物理ローカルレーン1に使用します。
ビット 18 (rx_ready) は物理ローカルレーン2に使用します。
ビット 19 (rx_ready) は物理ローカルレーン3に使用します。
- 0x000D をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- PRBS31パターンをTX PMAおよびRX PMAに設定します。
- 0x30CA041 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。
- 0x30C2041 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- PMAを設定し、ビット・エラーの数をカウントします。
- 0x14A045 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。
- 0x142045 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- テストを開始します。
- 0x20A00F をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。
- 0x20200F をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- テストが実行されていることを確認します。
- 0x8049 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。ビット 25:24 が 0x1 になっている場合は、テストが実行中であることを示しています。 41
- 0x0049 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- PRBSジェネレーターを設定し、エラーを挿入します。
- 0x123A042 をアドレス 0x9003C に書き込み、0x123 エラーを挿入します。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。
- 0x1232042 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- PRBSジェネレーターにエラーの挿入を指示します。
- 0x23A00F をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。
- 0x23200F をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- BERテストを停止します。
- 0x21A00F をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。
- 0x21200F をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- テストが正常に完了したことを確認します。
- 0x8049 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。ビット 25:24 は 0x3 です。41
- 0x0049 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- エラーカウントの12個のLSBを読み出します。
- 0x804A をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。ビット 27:16 は、エラーカウントの12個のLSBを表します。
- 0x004A をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- エラーカウントのビット 27:12 を読み出します。
- 0x804B をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。ビット 31:16 は、エラーカウントのビット 27:12 を表します。
- 0x004B をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- エラーカウントのビット 31:28 を読み出します。
- 0x804C をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。ビット 19:16 は、エラーカウントのビット 31:28 を表します。
- 0x004C をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
- PRBSのチェックおよびBERテストを終了します。
- 0xA041 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 1 を確認します。
- 0x2041 をアドレス 0x9003C に書き込みます。
- アドレス 0x90040 をポーリングし、ビット 15 = 0 を確認します。
41
注:
0x90040[25:24] のステータス値
- 0x0: アイドル
- 0x1: テストが実行中
- 0x2: テストが停止している - 実行失敗
- 0x3: テストが停止している - 実行は正常に完了