インテルのみ表示可能 — GUID: dzg1628543493822
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: dzg1628543493822
Ixiasoft
3.14.2.1.1. 直接レジスター方式の例
次の例は、直接レジスター方式で FGT PMA をコンフィグレーションしています。
TX イコライザーの係数
TX イコライザーの係数を設定する場合
- TX イコライザー pre_tap_2 レジスター (0x47830[18:16]) に有効な値を書き込みます。
- TX イコライザー pre_tap_1 レジスター (0x47830[9:5]) に有効な値を書き込みます。
- TX イコライザー main_tap レジスター (0x47830[15:10]) に有効な値を書き込みます。
- TX イコライザー post_tap_1 レジスター (0x47830[4:0]) に有効な値を書き込みます。
TX 出力のミュート
TX 出力をミュート (TX 出力を0vに) する場合
- 0x41750[25:24] を 2’b11 に設定します。
- 0x41750[25:24] を 2’b00 に設定します。
内部シリアル・ループバック
内部シリアル・ループバックを有効にする場合 40
- 0x41418[31] を 0x0 に設定します。
- 0x41420[25] を 0x1 に設定します。
- 0x41418[29] を 0x1 に設定します。
- 0x41418[31] を 0x1 に設定します。
- 0x41418[31] を 0x0 に設定します。
- 0x41418[29] を 0x0 に設定します。
- 0x41420[25] を 0x0 に設定します。
リバース・パラレル・ループバック
リバース・パラレル・ループバックを有効にする場合
リバース・パラレル・ループバックを無効にする場合
- 0x1 を 0x41414[29] に書き込みます。
- 0x1 を 0x4141C[30] に書き込みます。
- 0x1 を 0x41418[31] に書き込みます。
- 0x0 を 0x41414[29] に書き込みます。
- 0x0 を 0x4141C[30] に書き込みます。
- 0x0 を 0x41418[31] に書き込みます。
TX から RX へのパラレル・ループバック
TX から RX へのパラレル・ループバックを有効にする場合
- 0x1 を 0x416A4[8] に書き込みます。
- 0x1 を 0x41418[31] に書き込みます。
- 0x0 を 0x416A4[8] に書き込みます。
- 0x0 を 0x41418[31] に書き込みます。
極性の反転
TX の極性反転の場合40
- 0x1 を 0x41428[7] に書き込みます。
TX の極性反転を元に戻す場合
- 0x0 を 0x41428[7] に書き込みます。
RX の極性反転
- 0x1 を 0x41428[6] に書き込みます。
RX の極性反転を元に戻す場合
- 0x0 を 0x41428[6] に書き込みます。
FGT PMA でのビット・エラー・レート (BER) の測定
- RX リンクが目的のレーンに対して準備ができていることを確認します。
- 0x814[31:16] を読み取り、対応するレーンの rx_cdr_locked2data = 1を確認します。
- PRBS パラメーターの値を割り当てます。
- TX の場合
- 有効な値を 0x416AC[31:28] に設定します。
- RX の場合
- 有効な値を 0x41428[3:0] に設定します。
- PRBS パターンの有効値
- UDP : 0x0
- PRBS7 : 0x1
- PRBS9 : 0x2
- PRBS11 : 0x3
- PRBS13 : 0x4
- PRBS15 : 0x5
- PRBS23 : 0x6
- PRBS28 : 0x7
- PRBS31 : 0x8
- QPRBS13 : 0x9
- PRBS13Q : 0xa
- PRBS31Q : 0xb
- SSPR : 0xc
- SSPR1 : 0xd
- SSPRQ : 0xe
- TX の場合
- BER の開始
- 0x1 を 0x416AC[23] に書き込みます。
- 0x1 を 0x41424[26] に書き込みます。
- 0x3 を 0x4176C[28:27] に書き込みます。
- 0x3 を 0x415B4[19:18] に書き込みます。
- BER カウント
- 0x41444[31:0] を読み取ります。
- BER の停止
- 0x0 を 0x416AC[23] に書き込みます。
- 0x0 を 0x41424[26] に書き込みます。
- 0x0 を 0x4176C[28:27] に書き込みます。
- 0x0 を 0x415B4[19:18] に書き込みます。
- オーバーフローをチェックするには、0x4143C[21] を読み取ります。
- カウンターをクリアするには、0x415B4[19:18] をトグルします。
- 0x3 を 0x415B4[19:18] に書き込みます。
- 0x0 を 0x415B4[19:18] に書き込みます。
40 このシーケンスは、RX 手動チューニングが使用されている (RX 自動アダプテーションがバイパスされている) 場合にのみ有効です。RX 自動アダプテーションを使用する場合は、FGT 属性アクセス方法を使用します。