インテルのみ表示可能 — GUID: uaj1614207787953
Ixiasoft
インテルのみ表示可能 — GUID: uaj1614207787953
Ixiasoft
3.6. クロック
ワードクロック
ワードクロックはPMAパラレルクロックであり、データレートをPMA幅で割った値に等しくなります。例えば、25.78125Gbpsデータレート、32ビットPMA幅の場合、ワードクロックは 25.78125Gbps ÷ 32 = 805.6640625Mhz です。
ボンディング・クロック
ボンディング・クロックとワードクロックは常にPMAのパラレルクロックであり、通常は同じです。ただし、特定のマルチレーン (つまり、複数のPMA) 結合コンフィグレーションでは、それぞれのコア・インターフェイスのボンディング・クロックは、1つの一次PMAから取得します。一方、ワードクロックは、そのコア・インターフェイスに関連付けられているPMAから取得します。接続に関する推奨事項については、推奨される接続とソースを参照してください。
ユーザークロック1
ユーザークロック1 は、PMAデータレートの分割バージョンです。ユーザークロック1で利用可能な分周係数は、PMAのタイプによって異なります。
FHT: FHTのユーザークロック1は、PMAデータレートを、ストリーム数 × 分周係数で割った値として計算されます。
分周係数は、FHT user clk div33_34 select および FHT TX/RX user clk1 select を使用して指定することができます。FHTの分周係数は、33、34、66、68、または40です。
FGT: FGTのユーザークロック1は、VCO周波数を分周係数で割った値として計算されます。分周係数は、パラメーター・エディターのTX/RXユーザークロック設定にある TX/RX user clock div by パラメーターで指定します。
FGTの分周係数の有効な範囲は、0.5のインクリメントで12から139.5までです (例: 12、12.5、13、13.5、……、139、139.5)。
ユーザークロック2
ユーザークロック2 もまた、PMAデータレートの分割バージョンです。
FHTユーザークロック1および2
FHTでは、異なる分周係数を選択すると、ユーザークロック1とユーザークロック2を異なるコンフィグレーションにすることができます。
デフォルトでは、ユーザークロック1とユーザークロック2は無効になっています。これらの一方または両方を有効にすることができます。次の表は、パラメーター・エディターで選択しているパラメーターに基づく、ユーザークロック1とユーザークロック2のさまざまな組み合わせを示しています。
FHT user clk div33_34 select | FHT TX/RX user clk1 select | FHT TX/RX user clk2 select | ユーザークロック1 | ユーザークロック2 |
---|---|---|---|---|
DIV_33 | DIV_33_34 | DIV_40 | PMAデータレート / (PMAあたりのストリーム数 * 33) | PMAデータレート / (PMAあたりのストリーム数 * 40) |
DIV_33 | DIV_40 | DIV_33_34 | PMAデータレート / (PMAあたりのストリーム数 * 40) | PMAデータレート / (PMAあたりのストリーム数 * 33) |
DIV_34 | DIV_33_34 | DIV_40 | PMAデータレート / (PMAあたりのストリーム数 * 34) | PMAデータレート / (PMAあたりのストリーム数 * 40) |
DIV_34 | DIV_40 | DIV_33_34 | PMAデータレート / (PMAあたりのストリーム数 * 40) | PMAデータレート / (PMAあたりのストリーム数 * 34) |
DIV_66 | DIV_33_34 | DIV_40 | PMAデータレート / (PMAあたりのストリーム数 * 66) | PMAデータレート / (PMAあたりのストリーム数 * 40) |
DIV_66 | DIV_40 | DIV_33_34 | PMAデータレート / (PMAあたりのストリーム数 * 40) | PMAデータレート / (PMAあたりのストリーム数 * 66) |
DIV_68 | DIV_33_34 | DIV_40 | PMAデータレート / (PMAあたりのストリーム数 * 68) | PMAデータレート / (PMAあたりのストリーム数 * 40) |
DIV_68 | DIV_40 | DIV_33_34 | PMAデータレート / (PMAあたりのストリーム数 * 40) | PMAデータレート / (PMAあたりのストリーム数 * 68) |
FGTユーザークロック1および2
デフォルトでは、ユーザークロック1とユーザークロック2は無効になっています。これらの一方または両方を有効にすることができます。FGTでは、ユーザークロック1とユーザークロック2は同じです。次の表は、TX/RX user clock div by パラメーター値の例を示しています。有効な値は、0.5のインクリメントで12から139.5までの範囲です。
TX/RX user clock div by | ユーザークロック1 | ユーザークロック2 |
---|---|---|
33 | VCO周波数 ÷ 33 | VCO周波数 ÷ 33 |
34 | VCO周波数 ÷ 34 | VCO周波数 ÷ 34 |
66 | VCO周波数 ÷ 66 | VCO周波数 ÷ 66 |
68 | VCO周波数 ÷ 68 | VCO周波数 ÷ 68 |
FGTの TX側では、ユーザークロック1とユーザークロック2を個別に有効にすることができます。RX側では、ユーザークロックを有効にすると、ユーザークロック1とユーザークロック2の両方が有効になります。
ワードクロック、ボンディング・クロック、ユーザークロック1、およびユーザークロック2のTXクロックとRXクロックは、それぞれTX PMAとRX PMAから派生する2つの異なるクロックです。
Sys PLL Clock
Sys PLL Clockは、システムPLLからの出力クロックです。このクロックの周波数は、F-Tile PMA/FEC Direct PHY Intel® FPGA IPの現在のインスタンスに接続しているシステムPLLの出力周波数と同じです。
Sys PLL Clock Div 2
Sys PLL Clock Div 2は、システムPLLからの出力クロックを2で割ったものです。このクロックの周波数は、F-Tile PMA/FEC Direct PHY Intel® FPGA IPの現在のインスタンスに接続しているシステムPLLの出力周波数を2で割った値と同じです。
TXとRXのSys PLL ClockおよびSys PLL Clock Div 2は同じクロックであり、1つのシステムPLLから派生します。