インテルのみ表示可能 — GUID: cew1602692669358
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: cew1602692669358
Ixiasoft
2.2.6. FECの配置規則
- 単一のFECコアを使用し、最大4つの異なるハードIPインターフェイスをそれぞれ異なるFECタイプで実装することができます。例えば、1つのFECコアに、2つのRS-FEC(528, 514) モード25GbEハードIPインターフェイスと、1つのRS-FEC(544, 514) モード50GbEハードIPインターフェイスを含めることができます。サポートされるFECタイプについては、各ハードIPプロトコルのユーザーガイドを参照してください。
- FECコア内のすべてのFEC対応ハードIPインターフェイスでは、同じシステムPLLを使用する必要があります。
- st_x1 のコンフィグレーションを使用している4つのFEC対応ハードIPインターフェイスは、1つのFECコアに配置することができます。これらのハードIPインターフェイスのPMAの位置は連続している必要はありません。
- デザインで1つのFEC対応ハードIPインターフェイスを使用し、 st_x2 、 st_x4 、または st_x8 のコンフィグレーションを使用している場合、FECストリームは連続している必要があります。
- st_x2 のコンフィグレーションでは、ストリームはFECコアの中央の2つではなく、上の2つまたは下の2つにする必要があります。また、複数のFECコアに広げることもできません。例えば、2つのストリームは、Stream0 と Stream1、または Stream2 と Stream3 のいずれかになり、Stream1 と Stream2、または Stream3 と Stream4 にすることはできません。
- st_x4 のコンフィグレーションの4つのストリームはすべて、1つのFECコアに含まれている必要があります。
- st_x8 のコンフィグレーションの8つのストリームはすべて、2つのFECコアに含まれている必要があります。
- 200GbEおよび400GbEでは、FECを有効にする必要があります。LL FECおよびKP FECが利用可能なFECモードです。
- Fタイルでは、40GbEでのFECは許可されません。
- Firecode FECは、25GbEでのみ利用可能です。
図 34. 複数のインターフェイスを備えるFEC対応のコンフィグレーション例1
図 35. 複数のインターフェイスを備えるFEC対応のコンフィグレーション例2