インテルのみ表示可能 — GUID: ugf1616453581673
Ixiasoft
1. Fタイルの概要
2. Fタイルのアーキテクチャー
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
4. F-Tile Reference and System PLL Clocks Intel® FPGA IPの実装
5. FタイルPMA/FEC Direct PHYデザインの実装
6. サポートされるツール
7. Fタイル・トランシーバー・リンクのデバッグ
8. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド・アーカイブ
9. FタイルのアーキテクチャーとPMAおよびFEC Direct PHY IPのユーザーガイド改訂履歴
A. 付録
2.2.2.1. 400GハードIPとFHTを使用している1つの200GbE-4インターフェイスの実装
2.2.2.2. 400GハードIPとFHTを使用している1つの200GbE-2インターフェイスの実装
2.2.2.3. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスの実装
2.2.2.4. 400GハードIPとFGTを使用している1つの100GbE-4インターフェイスの実装
2.2.2.5. 200GハードIPとFGTを使用している1つの10GbE-1インターフェイスの実装
2.2.2.6. 400GハードIPとFHTを使用している3つの25GbE-1インターフェイスの実装
2.2.2.7. 400GハードIPとFHTを使用している1つの50GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.8. 400GハードIPとFHTを使用している1つの100GbE-1インターフェイスと2つの25GbE-1インターフェイスの実装
2.2.2.9. 400GハードIPとFHTを使用している2つの100GbE-1インターフェイスと1つの25GbE-1インターフェイスの実装
2.2.2.10. 400GハードIPとFHTを使用している100GbE-1、100GbE-2、および50GbE-1インターフェイスの実装
3.1. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの概要
3.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPを使用するデザイン
3.3. IPのコンフィグレーション
3.4. 信号とポートのリファレンス
3.5. PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
3.6. クロック
3.7. カスタム拍生成ポートとロジック
3.8. リセットのアサート
3.9. ボンディングの実装
3.10. 独立したポートのコンフィグレーション
3.11. コンフィグレーション・レジスター
3.12. コンフィグレーション可能な Quartus® Prime開発ソフトウェアの設定
3.13. ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel® FPGA IPのコンフィグレーション
3.14. Avalon® メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション
3.4.1. TXおよびRXのパラレルおよびシリアル・インターフェイス信号
3.4.2. TXおよびRXのリファレンス・クロックとクロック出力インターフェイス信号
3.4.3. リセット信号
3.4.4. RS-FECの信号
3.4.5. カスタム拍のコントロールおよびステータス信号
3.4.6. TX PMAのコントロール信号
3.4.7. RX PMAのステータス信号
3.4.8. TX/RXのPMAおよびコア・インターフェイスFIFOの信号
3.4.9. PMA Avalon® メモリーマップド・インターフェイスの信号
3.4.10. データパス Avalon® メモリーマップド・インターフェイスの信号
5.1. Fタイル PMA/FEC Direct PHYデザインの実装
5.2. F-Tile PMA/FEC Direct PHY Intel® FPGA IPのインスタンス化
5.3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPでのRS-FEC Directデザインの実装
5.4. F-Tile Reference and System PLL Clocks Intel® FPGA IPのインスタンス化
5.5. カスタム拍生成ポートとロジックのイネーブル
5.6. FタイルPMA/FEC Direct PHYデザインのIPの接続
5.7. FタイルPMA/FEC Direct PHYデザインのシミュレーション
5.8. Fタイル・インターフェイスのプランニング
インテルのみ表示可能 — GUID: ugf1616453581673
Ixiasoft
3. F-Tile PMA/FEC Direct PHY Intel® FPGA IPの実装
ここからの章では、 Agilex™ 7 Fタイルの物理 (PHY) 層のIP、PLL、およびクロック・ネットワークの実装について説明します。 Agilex™ 7 FタイルデザインにおけるIPのインスタンス化、接続、シミュレーション、およびタイル配置の実装詳細については、それぞれの章を参照してください。
FタイルのPMA/FEC PHYデザインの実装には、次のインテルFPGA IP (必須およびオプション) のインスタンス化と接続が含まれます。これらのIPは、 Quartus® PrimeのIP Catalogより入手可能です。
- F-Tile PMA/FEC Direct PHY Intel® FPGA IP (必須)
- F-Tile Reference and System PLL Clocks Intel® FPGA IP (必須)
このユーザーガイドでは、次に示す章に情報をまとめ、IPと実装について説明しています。
- F-Tile PMA/FEC Direct PHY Intel FPGA IPの実装 - このIPの機能、パラメーター、ポート、ビットのマッピング、コアのクロック、リセット、およびボンディングについて説明します。
- F-Tile Reference and System PLL Clocks Intel FPGA IPの実装 - このIPの機能、パラメーター、およびポートについて説明します。
- FタイルPMA/FEC Direct PHYデザインの実装 - デザイン例を使用して、インスタンス化、接続、シミュレーション、およびタイル・インターフェイスのプランニングについて説明します。
セクションの内容
F-Tile PMA/FEC Direct PHY Intel FPGA IPの概要
F-Tile PMA/FEC Direct PHY Intel FPGA IPを使用するデザイン
IPのコンフィグレーション
信号とポートのリファレンス
PMAおよびFECモードにおけるPHY TXおよびRXデータパスのビットマッピング
クロック
カスタム拍生成ポートとロジック
リセットのアサート
ボンディングの実装
独立したポートのコンフィグレーション
コンフィグレーション・レジスター
コンフィグレーション可能な Quartus Prime開発ソフトウェアの設定
ハードウェア・テストに向けたF-Tile PMA/FEC Direct PHY Intel FPGA IPのコンフィグレーション
Avalon メモリーマップド・インターフェイスを使用してのハードウェア・コンフィグレーション