2.4.4.1. Custom Trigger HDLオブジェクトの使用

インテル® Quartus® Primeプロ・エディション・ユーザーガイド: デバッグツール

ダウンロード PDF

ID 683819

日付 9/30/2019

バージョン 19.3

Public

インテルのみ表示可能 — GUID: mwh1410384666243

Ixiasoft

詳細を見る

2.4.4.1. Custom Trigger HDLオブジェクトの使用

カスタムのトリガーフローの定義には、次の手順を実行します。

編集するトリガーを選択します。
Advanced Triggerタブを開くには、Trigger Conditionsドロップダウン・メニューでAdvancedを選択します。
プロジェクトにトリガーモジュールを含むHDLソースファイルを追加するには、Project Navigatorを使用します。
- あるいは、トリガーモジュール用のHDLをプロジェクトに既に含まれているソースファイルに追加します。
図 40. Project NavigatorタブのHDL Trigger
Custom Trigger HDLモジュールに必要な入力と出力を実装します。
Custom Trigger HDLオブジェクトをドラッグして、オブジェクトのデータ入力バスと結果出力ビットを最終のトリガー結果に接続します。

図 41. Custom Trigger HDLオブジェクト
Custom Trigger HDLオブジェクトを右クリックし、オブジェクトのプロパティーをコンフィグレーションします。

図 42. Object Propertiesのコンフィグレーション
デザインをコンパイルします。
Signal Tapでのデータ取得をCustom Trigger HDLオブジェクトを使用して行います。

Verilog HDLトリガー

次のトリガーでは、コンフィグレーション・ビットストリームを使用します。

module test_trigger
	( input acq_clk, reset, input[3:0] data_in, input[1:0] pattern_in, output reg trigger_out
	);
	always @(pattern_in) begin case (pattern_in) 	2'b00: 		trigger_out = &data_in; 	2'b01: 		trigger_out = |data_in; 	2'b10: 		trigger_out = 1'b0; 	2'b11: 		trigger_out = 1'b1; endcase
	end
endmodule

このトリガーには、コンフィグレーション・ビットストリームは含まれません。

module test_trigger_no_bs
	(
		input acq_clk, reset,
		input[3:0] data_in,
		output reg trigger_out
	);
	assign trigger_out = &data_in;
endmodule

言語の選択

Intel.com サーチを使用

クイックリンク

最近の検索

高度検索

検索のみ

インテル® Quartus® Primeプロ・エディション・ユーザーガイド: デバッグツール

2.4.4.1. Custom Trigger HDLオブジェクトの使用

Verilog HDLトリガー