インテルのみ表示可能 — GUID: dbs1495063883047
Ixiasoft
1. システム・デバッグ・ツールの概要
2. Signal Tapロジック・アナライザーを使用したデザインのデバッグ
3. Signal Probeを使用した迅速なデザイン検証
4. 外部ロジック・アナライザーを使用したインシステム・デバッグ
5. メモリーおよび定数のインシステム変更
6. In-System Sources and Probesを使用したデザインのデバッグ
7. System Consoleを使用したデザインの解析とデバッグ
8. トランシーバー・リンクのデバッグ
9. インテル® Quartus® Primeプロ・エディション ユーザーガイド: デバッグツールのアーカイブ
A. インテル® Quartus® Primeプロ・エディション ユーザーガイド
2.1. Signal Tapロジック・アナライザー
2.2. Signal Tapロジック・アナライザーのタスクフローの概要
2.3. Signal Tapロジック・アナライザーのコンフィグレーション
2.4. トリガーの定義
2.5. デザインのコンパイル
2.6. ターゲットデバイスのプログラム
2.7. Signal Tapロジック・アナライザーの実行
2.8. キャプチャしたデータの表示、解析、および使用
2.9. Signal Tapロジック・アナライザーを使用したパーシャル・リコンフィグレーション・デザインのデバッグ
2.10. Signal Tapロジック・アナライザーを使用したブロックベースのデザインのデバッグ
2.11. その他の機能
2.12. デザイン例 : Signal Tapロジック・アナライザーの使用
2.13. カスタム・トリガー・フローのアプリケーション例
2.14. Signal Tapスクリプティングのサポート
2.15. Signal Tapロジック・アナライザーを使用したデザインのデバッグ 改訂履歴
5.1. ISMCEをサポートするIPコア
5.2. In-System Memory Content Editorを使用したデバッグフロー
5.3. デザイン内インスタンスのランタイム修正のイネーブル
5.4. In-System Memory Content Editorを使用したデバイスのプログラミング
5.5. メモリー・インスタンスのISMCEへのロード
5.6. メモリー内のロケーションのモニタリング
5.7. Hex Editorを使用したメモリー内容の編集
5.8. メモリーファイルのインポートおよびエクスポート
5.9. 複数のデバイスへのアクセス
5.10. スクリプティング・サポート
5.11. メモリーおよび定数のインシステム変更 改訂履歴
7.1. System Consoleの概要
7.2. System Consoleのデバッグフロー
7.3. System Consoleと相互作用するIPコア
7.4. System Consoleの起動
7.5. System ConsoleのGUI
7.6. System Consoleのコマンド
7.7. コマンドライン・モードでのSystem Consoleの実行
7.8. System Consoleサービス
7.9. System Consoleの例とチュートリアル
7.10. On-Board インテル® FPGAダウンロード・ケーブルIIのサポート
7.11. システム検証フローにおけるMATLAB*とSimulink*
7.12. 廃止予定のコマンド
7.13. System Consoleを使用したデザインの解析とデバッグ 改訂履歴
8.1. デバイスのサポート
8.2. Channel Manager
8.3. トランシーバー・デバッグ・フローの手順
8.4. トランシーバーをデバッグ可能にするためのデザイン変更
8.5. インテルFPGAにデザインをプログラムする
8.6. Transceiver Toolkitへのデザインのロード
8.7. ハードウェア・リソースのリンク
8.8. トランシーバー・チャネルの特定
8.9. トランシーバー・リンクの作成
8.10. リンクテストの実行
8.11. PMAアナログ設定の制御
8.12. ユーザー・インターフェイス設定リファレンス
8.13. 一般的なエラーのトラブルシューティング
8.14. APIリファレンスのスクリプティング
8.15. トランシーバー・リンクのデバッグ 改訂履歴
インテルのみ表示可能 — GUID: dbs1495063883047
Ixiasoft
2.4.5.4.1. State-basedトリガーフローのストレージ・クオリフィケーション機能
このトリガーフロー記述に含まれている3つのトリガー条件は、Start Analysis をクリックした後のさまざまなタイミングで発生します。
State 1: ST1: if ( condition1 ) start_store; else if ( condition2 ) trigger value; else if ( condition3 ) stop_store;
図 53. State-basedトリガーフローを使用したストレージ・クオリフィケーションのためのキャプチャシナリオ
トリガーフローをこの図のシナリオに適用すると、次のようになります。
- Signal Tapロジック・アナライザーによる取得バッファーへの書き込みは、Condition 1が発生するまで (サンプルa) 行われません。
- Condition 2が発生すると (サンプルb) 、ロジック・アナライザーでは trigger value コマンドを評価し、バッファーへの書き込みを続けて、取得を終了します。
- トリガーフローでは、stop_store コマンドをサンプルcで指定します。この発生は、トリガーポイントから m サンプル後です。
- データ取得によるポストフィル取得サンプルの終了がCondition 3の発生前の場合、ロジック・アナライザーでは取得を終了し、波形の内容を表示します。この場合、キャプチャが終了するのは、ポストフィル後のカウント値が <m の場合です。
- Trigger Flow記述1のポストフィル・カウント値が >m サンプルの場合、バッファーでの取得が無期限に一時停止します。ただしその条件は、ロジック・アナライザーをトリガーするCondition 1の繰り返しによってデータのキャプチャが再開されないことです。
Signal Tapロジック・アナライザーによる、stop_store および start_store コマンドの評価は、トリガーの評価後も継続して行われます。取得が一時停止した場合は、 Stop Analysisをクリックして手動で停止し、取得を強制的にトリガーします。カウンター値、フラグ、およびステート図を使用して、トリガーフローを実行します。カウンター値、フラグ、および現在のステートは、データ取得中にリアルタイムで更新されます。