インテルのみ表示可能 — GUID: mwh1410384789361
Ixiasoft
1. システム・デバッグ・ツールの概要
2. Signal Tapロジック・アナライザーを使用したデザインのデバッグ
3. Signal Probeを使用した迅速なデザイン検証
4. 外部ロジック・アナライザーを使用したインシステム・デバッグ
5. メモリーおよび定数のインシステム変更
6. In-System Sources and Probesを使用したデザインのデバッグ
7. System Consoleを使用したデザインの解析とデバッグ
8. トランシーバー・リンクのデバッグ
9. インテル® Quartus® Primeプロ・エディション ユーザーガイド: デバッグツールのアーカイブ
A. インテル® Quartus® Primeプロ・エディション ユーザーガイド
2.1. Signal Tapロジック・アナライザー
2.2. Signal Tapロジック・アナライザーのタスクフローの概要
2.3. Signal Tapロジック・アナライザーのコンフィグレーション
2.4. トリガーの定義
2.5. デザインのコンパイル
2.6. ターゲットデバイスのプログラム
2.7. Signal Tapロジック・アナライザーの実行
2.8. キャプチャしたデータの表示、解析、および使用
2.9. Signal Tapロジック・アナライザーを使用したパーシャル・リコンフィグレーション・デザインのデバッグ
2.10. Signal Tapロジック・アナライザーを使用したブロックベースのデザインのデバッグ
2.11. その他の機能
2.12. デザイン例 : Signal Tapロジック・アナライザーの使用
2.13. カスタム・トリガー・フローのアプリケーション例
2.14. Signal Tapスクリプティングのサポート
2.15. Signal Tapロジック・アナライザーを使用したデザインのデバッグ 改訂履歴
5.1. ISMCEをサポートするIPコア
5.2. In-System Memory Content Editorを使用したデバッグフロー
5.3. デザイン内インスタンスのランタイム修正のイネーブル
5.4. In-System Memory Content Editorを使用したデバイスのプログラミング
5.5. メモリー・インスタンスのISMCEへのロード
5.6. メモリー内のロケーションのモニタリング
5.7. Hex Editorを使用したメモリー内容の編集
5.8. メモリーファイルのインポートおよびエクスポート
5.9. 複数のデバイスへのアクセス
5.10. スクリプティング・サポート
5.11. メモリーおよび定数のインシステム変更 改訂履歴
7.1. System Consoleの概要
7.2. System Consoleのデバッグフロー
7.3. System Consoleと相互作用するIPコア
7.4. System Consoleの起動
7.5. System ConsoleのGUI
7.6. System Consoleのコマンド
7.7. コマンドライン・モードでのSystem Consoleの実行
7.8. System Consoleサービス
7.9. System Consoleの例とチュートリアル
7.10. On-Board インテル® FPGAダウンロード・ケーブルIIのサポート
7.11. システム検証フローにおけるMATLAB*とSimulink*
7.12. 廃止予定のコマンド
7.13. System Consoleを使用したデザインの解析とデバッグ 改訂履歴
8.1. デバイスのサポート
8.2. Channel Manager
8.3. トランシーバー・デバッグ・フローの手順
8.4. トランシーバーをデバッグ可能にするためのデザイン変更
8.5. インテルFPGAにデザインをプログラムする
8.6. Transceiver Toolkitへのデザインのロード
8.7. ハードウェア・リソースのリンク
8.8. トランシーバー・チャネルの特定
8.9. トランシーバー・リンクの作成
8.10. リンクテストの実行
8.11. PMAアナログ設定の制御
8.12. ユーザー・インターフェイス設定リファレンス
8.13. 一般的なエラーのトラブルシューティング
8.14. APIリファレンスのスクリプティング
8.15. トランシーバー・リンクのデバッグ 改訂履歴
インテルのみ表示可能 — GUID: mwh1410384789361
Ixiasoft
2.7.2. Signal Tapのステータスメッセージ
次の表に示すテキストメッセージが、データ取得前、データ取得中、またはデータ取得後にInstance ManagerペインのSignal Tap Status Indicatorに表示されることがあります。このメッセージにより、ロジック・アナライザーの状態のモニタリングやロジック・アナライザーで実行している動作の識別ができます。
メッセージ | 説明 |
---|---|
Not running | Signal Tapロジック・アナライザーは動作していません。 このメッセージが表示されるのは、デバイスに接続していないか、デバイスがコンフィグレーションされていない場合です。 |
(Power-Up Trigger) Waiting for clock (1) | Signal Tapロジック・アナライザーではRuntime TriggerまたはPower-Up Trigger取得を実行中で、クロック信号の遷移の待機中です。 |
Acquiring (Power-Up) pre-trigger data (1) | トリガー条件は未評価です。 取得モードが非セグメント化バッファーであり、storage qualifierタイプが連続的である場合、Signal Tapロジック・アナライザーでは、データのフルバッファーを収集します。 |
Trigger In conditions met | Trigger In条件が発生しました。Signal Tapロジック・アナライザーは、最初のトリガー条件発生の待機中です。 このメッセージが表示されるのは、Trigger In条件が存在する場合のみです。 |
Waiting for (Power-up) trigger (1) | Signal Tapロジック・アナライザーはトリガーイベント発生の待機中です。 |
Trigger level <x> met | トリガー条件 x が発生しました。Signal Tapロジック・アナライザーは、条件x + 1の発生の待機中です。 |
Acquiring (power-up) post-trigger data (1) | トリガーイベント全体が発生しました。Signal Tapロジック・アナライザーによるトリガー後データの取得中です。 収集するトリガー後データの量 (12%、50%、および88%) の定義は、非セグメント化バッファー取得モードを選択した場合に行います。 |
Offload acquired (Power-Up) data | JTAGチェーンでは、 インテル® Quartus® Prime開発ソフトウェアへのデータを転送中です。 |
Ready to acquire | Signal Tapロジック・アナライザーでは、ユーザーによるアナライザーの初期化の待機中でます。 |
|
注: セグメント取得モードでは、トリガー前およびトリガー後は適用されません。