インテルのみ表示可能 — GUID: rfk1537814574820
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: rfk1537814574820
Ixiasoft
9.12. システムリセットに関する考慮事項
4つのウォッチドッグ・タイマーのいずれかが期限切れになり、SDMへのシステムリセット要求が生成されると、SDMでは、次の3つのタイプのシステムリセットの1つを実行します。
- HPSコールドリセット
- HPSウォームリセット
- リモート・アップデートのトリガー
注: この3つのオプションのうちの1つを Quartus® Primeプロ・エディション・ツール内から選択します。
Quartus® Primeプロ・エディション・ツールで、「HPS Clocks and resets」タブを選択し、「Resets」タブを選択します。「Enable watchdog reset」チェックボックスをクリックします。その後、「How SDM handles HPS watchdog reset」ラベルのプルダウンメニューにある3つの選択肢から1つを選択します。
- HPSコールドリセット
- HPSへの影響: SDMはプロセッサーをリセット状態に維持します。SDMは、コールドリセットの前にデバイスにロードされたものと同じビットストリームから、FSBLをHPSオンチップメモリーにロードします。正常に終了すると、SDMはHPSのリセットを解除します。それにより、プロセッサーはリセット例外アドレスからコードの実行を開始します。
- FPGAへの影響: リセット中にFPGAコア・ファブリックは変更されません。リセット終了後に、ソフトウェアではFPGA部分をリコンフィグレーションするかしないかを決定します。
- HPSウォームリセット
- HPSへの影響: SDMはプロセッサーをリセット状態に維持します。FSBLはウォームリセット中はオンチップRAMに維持されます。SDMがプロセッサーのリセットを解除すると、プロセッサーはオンチップRAMのFSBLを実行します。
- FPGAへの影響: FPGA部分はリセット時は維持されます。リセット終了後に、ソフトウェアではFPGA部分をリコンフィグレーションするかしないかを決定します。
- リモートアップデートのトリガー
- HPSへの影響: SDMはプロセッサーをリセット状態に維持します。SDMは、次に有効な *.pof イメージまたはファクトリー・イメージからFSBLをHPSオンチップメモリーにロードします。*.pof には、SoCのFPGA部分をコンフィグレーションするためのデータとFSBLペイロードが含まれます。正常に終了すると、SDMはHPSのリセットを解除します。それにより、プロセッサーはリセット例外アドレスからコードの実行を開始します。
- FPGAへの影響: FPGA部分がまず消去され、その後、次に有効なアプリケーション・イメージまたはファクトリー・イメージでリコンフィグレーションされます。有効なファクトリー・イメージが常に存在している必要があります。