インテルのみ表示可能 — GUID: qsa1557106866575
Ixiasoft
インテルのみ表示可能 — GUID: qsa1557106866575
Ixiasoft
6.3.3. ボードレベルのシミュレーションとI/Oの高度なタイミング解析
番号 | チェック欄 | チェック項目 |
---|---|---|
1 | IBISモデルを使用して、ボードレベルのシミュレーションを実行します。 | |
2 | Quartus® Primeの高度なI/Oタイミング解析に向け、ボードトレース・モデルをコンフィグレーションします。 |
I/O信号がボードのセットアップでレシーバーのしきい値レベルを満たしていることを確認するには、サードパーティー製のボードレベル・シミュレーション・ツールでIBISモデルを使用し、ボード全体の配線のシミュレーションを実行します。
高速インターフェイスを備えるFPGAデバイスをボードデザインに含める場合、シグナル・インテグリティーとボード配線における伝播遅延を把握することは、適切なシステム動作の実現に不可欠です。I/Oおよびボードのプランニングの一部として、ボードレベルのタイミングを解析します。これは特に、高速デザインにおいて重要です。
Quartus® Prime開発ソフトウェアでは、選択しているI/O規格のボードトレース・モデルをコンフィグレーションし、「ボードを考慮した」シグナル・インテグリティー・レポートを生成することができます。Enable Advanced I/O Timing (Settings ダイアログボックスの Timing Analyzer ページ) をオンにすると、タイミング・アナライザーは、I/Oバッファー、パッケージ、およびボードトレース・モデルのシミュレーション結果を使用して、より正確なI/O遅延および追加レポートを生成します。これにより、システムレベルでの信号動作を把握します。この高度なタイミングレポートをガイドとして使用し、I/O割り当ておよびボードデザインを変更することで、タイミングとシグナル・インテグリティーを向上させることができます。