インテルのみ表示可能 — GUID: zbb1557328267421
Ixiasoft
5.1.1. ファイアウォールのプランニング
5.1.2. ブートとコンフィグレーションに関する考慮事項
5.1.3. HPSのクロックおよびリセットに関するデザインの考慮事項
5.1.4. リセット・コンフィグレーション
5.1.5. HPSピンの多重化におけるデザインの考慮事項
ガイドライン: USBを先頭に、USB、EMACおよびフラッシュ・インターフェイスをHPS専用I/Oに最初にルーティングします
5.1.6. HPS I/Oの設定: 制約とドライブ強度
5.1.7. HPSインターフェイスのデザイン・ガイドライン
5.1.8. FPGAとHPS間のインターフェイス接続
5.1.9. Agilex™ 7 HPSコンポーネントの実装
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: zbb1557328267421
Ixiasoft
5.1.5. HPSピンの多重化におけるデザインの考慮事項
HPS専用I/Oピンは合計48あります。プラットフォーム・デザイナーのHPSコンポーネントは、ピンの多重化設定と、ほとんどのペリフェラルをFPGAファブリックにルーティングするオプションを提供します。
ガイドライン: USBを先頭に、USB、EMACおよびフラッシュ・インターフェイスをHPS専用I/Oに最初にルーティングします
インテル® では、USB、イーサネット、フラッシュなどの高速インターフェイスを専用I/Oにルーティングすることから始めることを推奨しています。