インテルのみ表示可能 — GUID: uar1556563448013
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: uar1556563448013
Ixiasoft
8.1.1. デバッグツールのプランニング・ガイドライン
番号 | チェック欄 | チェック項目 |
---|---|---|
1 | オンチップデバッグ手法を早期に選択し、メモリーおよびロジックの要件、I/Oピンの接続、およびボード接続をプランニングします。 | |
2 | Signal Probeインクリメンタル配線、Signal Tapエンベデッド・ロジック・アナライザー、ロジック・アナライザー・インターフェイス、In-System Memory Content Editor、In-System Sources and Probes、またはVirtual JTAG IPコアを使用する場合は、JTAG接続でシステムとボードのプランニングを行い、デバッグで利用できるようにします。 | |
3 | 少量の追加ロジックリソースをプランニングし、JTAGデバッグ機能に対するJTAGハブロジックの実装に使用します。 | |
4 | Signal Tapエンベデッド・ロジック・アナライザーでのデバッグには、デバイス・メモリー・リソースを確保して、システム動作時にデータをキャプチャーします。JTAG信号のタイミングの質が良いことを確認します。 | |
5 | Signal Probeまたはロジック・アナライザー・インターフェイスでのデバッグに向けて、I/Oピンを確保します。それにより、後でデザインやボードを変更してデバッグ信号に対応する必要をなくします。 | |
6 | ボードでは、デバッグ信号がシステム動作に影響しないデバッグモードをサポートします。 | |
7 | ピンヘッダーまたはMictorコネクターを必要に応じて組み込み、外部ロジック・アナライザーまたはミックスド・シグナル・オシロスコープに対応します。 | |
8 | デバッグツールをインクリメンタルに使用し、コンパイル時間を短縮するには、インクリメンタル・コンパイルがオンになっていることを確認し、デバッグツールの変更にデザインを再コンパイルする必要がないようにします。 | |
9 | Virtual JTAG IPコアをカスタム・デバッグ・アプリケーションで使用するには、デザインプロセスの一環としてIPコアをHDLコードでインスタンス化します。 | |
10 | In-System Sources and Probes機能を使用するには、IPコアをHDLコードでインスタンス化します。 | |
11 | In-System Memory Content EditorをRAMブロックまたはROMブロックに対して使用するには、Allow In-System Memory Content Editor をオンにして、コンテンツのキャプチャーと更新を行います。これは、IP Catalogのメモリーブロックに対するシステムクロックのオプションとは別に行います。 |
オンチップ・デバッグ・ツールを使用する場合は、システムのボード、 Quartus® Primeプロジェクト、およびデザインを開発する際に、ツールのプランニングを行います。
デバッグツールの詳細は、 Quartus® Primeプロ・エディションのユーザーガイド: デバッグツールを参照してください。