インテルのみ表示可能 — GUID: zec1557328317155
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: zec1557328317155
Ixiasoft
5.1.8.1.3. FPGA-to-HPSブリッジ
ガイドライン: FPGA-to-HPSブリッジを使用して、FPGA内のマスターからCCUへのキャッシュ・コヒーレント・メモリー・アクセス、またはHPS SDRAMにキャッシュ不可のアクセスを行います
FPGA-to-HPSブリッジにより、FPGAからHPS内のペリフェラルへのアクセス、またはHPS SDRAMへのアクセスを行うことができます。このアクセスは、FPGAファブリック内に実装されている任意のマスターで利用することができます。FPGAファブリックに公開されているブリッジスレーブをコンフィグレーションし、ACE*-Liteプロトコルをサポートすることができます。データ幅は、128、256、または256ビットです。
キャッシュ・コヒーレント・トランザクションに向けたACE-Liteプロトコル拡張については、 Arm* Developerウェブサイトで提供されている AMBA* AXI and ACE Protocol Specificationを参照してください。