インテルのみ表示可能 — GUID: zcn1557328264875
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: zcn1557328264875
Ixiasoft
5.1.3.5. 内部クロック
HPSのクロック・コンフィグレーション・プランニング・ガイドラインの説明に従いHPSクロックのコンフィグレーションを検証したら、ソフトウェア制御下でHPSクロックの設定を実装する必要があります。これは通常、ブートローダー・ソフトウェアによって行われます。また、HPSとFPGA間でリファレンス・クロックを転送するためのガイドラインにも従う必要があります。
ガイドライン: HPSとFPGA間でPLLをカスケード接続しないでください
FPGAとHPS間でPLLをカスケード接続することは特性評価されていません。ジッター解析を行わない限り、FPGA PLLとHPS PLLをチェーン接続しないでください。HPSからの出力クロックは、FPGAのPLLに供給することを目的にしていません。
ソフトウェア制御下でHPS PLLおよびクロックを管理する際には特定の要件があります。
詳細は、 Agilex™ 7ハード・プロセッサー・システムのテクニカル・リファレンス・マニュアルの「クロック・マネージャー」のセクションを参照してください。