インテルのみ表示可能 — GUID: mra1557106912220
Ixiasoft
インテルのみ表示可能 — GUID: mra1557106912220
Ixiasoft
2.5.1. コーディング・スタイルとデザインに関する推奨事項
番号 | チェック欄 | チェック項目 |
---|---|---|
1 | 推奨されるコーディング・スタイルに従います (特にメモリーやDSPブロックなどのデバイス専用ロジックを推論する場合)。 |
HDLコーディング・スタイルは、プログラマブル・ロジック・デザインの結果の品質に大きな影響を与える可能性があります。インテルでは、最適な合成結果を得られるコーディング・スタイルを使用することを推奨しています。メモリーおよびデジタル信号処理 (DSP) 機能を設計する場合は、デバイス・アーキテクチャーを理解し、専用のロジックブロックのサイズとコンフィグレーションを活用できるようにします。
番号 | チェック欄 | チェック項目 |
---|---|---|
1 | 同期デザイン手法を使用します。クロック信号とリセット信号に注意します。 |
同期デザインでは、クロック信号によってすべてのイベントをトリガーします。レジスターのタイミング要件がすべて満たされると、同期デザインの動作は、すべてのプロセス、電圧、および温度 (PVT) 条件に対して予測可能で信頼性の高いものになります。同期デザインは、異なるデバイスファミリーやスピードグレードに簡単に対応することができます。
非同期デザイン手法の問題には、デバイス内の伝播遅延への依存、不完全なタイミング解析、およびグリッチの可能性などがあります。クロック信号には、特に注意してください。デザインのタイミング精度、パフォーマンス、信頼性に大きく影響します。クロック信号に問題があると、デザインの機能およびタイミングの問題が起こる可能性があります。専用のクロックピンおよびクロック配線を使用して、最適な結果を得るようにします。クロックの反転、乗算、および分周には、デバイスのPLLを使用します。クロックの多重化とゲーティングには、組み合わせロジックの代わりに、専用のクロック・コントロール・ブロックまたはPLLクロック切り替え機能を使用します。
ハードウェア記述言語 (HDL) コーディング・スタイルについての推奨事項は、 Quartus® Primeプロ・エディションのユーザーガイド: デザインの推奨事項を参照してください。