インテルのみ表示可能 — GUID: wtm1557106835774
Ixiasoft
インテルのみ表示可能 — GUID: wtm1557106835774
Ixiasoft
6.2.2. エンベデッド・ソフトウェアのデバッグとトレース
このデバイスには、FPGA JTAGおよびHPS JTAGのJTAGポートが1つだけあります。FPGA JTAGおよびHPS JTAGは、チェーン接続したり、個別に使用したりすることができます。
ガイドライン: インテル® では、開発およびフィールド問題のデバッグや診断に使用することができる、ボードへの利用可能なJTAG接続を備えることを推奨しています
HPSは、2つのトレース・インターフェイスをHPS専用I/OもしくはFPGA I/Oのいずれかで提供します。HPS専用I/Oを経由するインターフェイスは16ビットDDRインターフェイスで、低帯域幅トラフィック (低周波数で動作するMPUなど) のトレースに使用することができます。
トレース帯域幅を向上させるには、標準トレース・インターフェイスであるFPGAへの32ビット・シングル・データレート・インターフェイスを使用します。トレースモジュールは一般的に、トレースデータがダブル・データレートで送信されることを想定しています。よって、シングル・データレートのトレースデータをダブル・データレートに変換する必要があります。
インテル® では、DDIO Megawizard IPをインスタンス化し、それを出力専用モードに設定してこの変換を実行することを推奨しています。トレースデータの最下位16ビットは最初にオフチップに送信される必要があるため、それらのビットをDDIO IPのdatain_l[15:0] ポートに接続します。
HPSデバッグ・アクセス・ポート (DAP) には、JTAGとしてコンフィグレーションされる専用HPSピン、もしくはFPGA JTAGインターフェイス・ピンを介してアクセスすることができます。
FPGA JTAGピンを介してHPS JTAGインターフェイスにアクセスするオプションは、 Quartus® Primeプロ・エディションのプロジェクトで利用可能です。
電源投入時に、FPGAはJTAGチェーンの最初のデバイスとして表示されます。HPS JTAGインターフェイスをFPGA JTAGピンで使用できるようにするイメージでFPGAがコンフィグレーションされると、HPSはJTAGチェーンの最初のインターフェイスとして表示され、FPGAは2番目のインターフェイスとして表示されます。そのため、 Quartus® Primeプロ・エディションのプログラマーなどのFPGAツールでは、電源投入時に使用する場合とFPGAコンフィグレーション後に使用する場合では異なる接続設定が必要になります。
ガイドライン: 開発およびフィールド問題のデバッグと診断に使用できる、ボードへの利用可能なJTAG接続が必要です
HPSは、2つのトレース・インターフェイスをHPS専用I/OもしくはFPGA I/Oのいずれかで提供します。HPS専用I/Oを経由するインターフェイスは低速トレース・インターフェイスで、低帯域幅トラフィック (低周波数で動作するMPUなど) のトレースに使用することができます。