インテルのみ表示可能 — GUID: fdg1678207096936
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: fdg1678207096936
Ixiasoft
5.3.2. NoCのデザインフロー
ハードメモリーNoCのデザインの作成は、大きく分けると次の手順で構成されます。
- NoC IPをコンフィグレーションします (イニシエーター・ブリッジ、ターゲット・ブリッジ、PLL、SSMを含む)。
- デザインでNoC IPをインスタンス化します。
- イニシエーターからターゲットへの接続、アドレスマッピング、および帯域幅の要件を指定します。
- NoC要素に物理的な位置を割り当てます。
- デザインをコンパイルし、結果を確認します。
高帯域幅メモリー (HBM2E) または外部メモリー・インターフェイスでハードメモリーNoCを使用するデザイン例が提供されています。提供されているデザイン例は完全な Quartus® Primeプロジェクトで、シミュレーション・テストベンチを含むため、NoCデザインフローを理解するための良い出発点となります。