インテルのみ表示可能 — GUID: kxx1566934309184
Ixiasoft
インテルのみ表示可能 — GUID: kxx1566934309184
Ixiasoft
2.6. I/Oの概要
デバイスをコンフィグレーションする際に最も重要な考慮事項の1つは、 Agilex™ 7 SoCデバイス内でのI/Oの構成を理解することです。
1. HPS EMIF I/O
最大4つのモジュラーI/OサブバンクをSDRAMメモリーに接続することができます。I/Oバンクの1つを使用して、アドレス、コマンド、およびECCデータ信号を接続します。他のバンクは、データ信号を接続するためのものです。モジュラーI/Oサブバンクは、HPSブロックに隣接するように配置する必要があります。
詳細は、外部メモリー・インターフェイス Agilex™ 7 FPGA IPユーザーガイドの ハード・プロセッサー・サブシステム向け Agilex™ 7 EMIF を参照してください。
2. HPS専用I/O
この48個のI/Oは、HPS内に物理的に配置され、HPSに専用です。また、HPSクロックおよび大容量ストレージ・フラッシュメモリーを含むペリフェラルに使用されます。
3. セキュア・デバイス・マネージャー (SDM) 専用I/O
SDMには24個の専用I/Oがあります。これには、JTAG、クロック、リセット、コンフィグレーション、リファレンス電圧、ブートとコンフィグレーションのフラッシュ・インターフェイス、およびMSELなどがあります。
4. 汎用I/O
汎用I/Oは、FPGAロジック、FPGA外部メモリー・インターフェイス、および高速LVDS SERDESインターフェイスに使用することができます。ほとんどのHPSペリフェラル・インターフェイスは、FPGAファブリックにエクスポートしてカスタム適応およびFPGA I/Oへのルーティングを行うことができます。
HPS専用I/O | HPS EMIF I/O | SDM専用I/O | 汎用I/O | |
---|---|---|---|---|
使用可能なI/Oの数 | 48 | 最大3つのI/O、48サブバンク (I/O 96バンクを2つ使用) | 24 | その他すべてのデバイスI/O |
位置 | HPS内 HPSを備えるデバイスでのみ使用可能 |
HPSを備えるデバイスでのみ使用可能
|
SDM内 |
I/O行はFPGAデバイス内 |
サポートされる電圧 | 1.8V | 1.2V DDR4プロトコル 1.1V DDR5プロトコル LPDDR5 詳細は、 Agilex™ 7 FPGAs and SoCs Device Data Sheetを参照してください。 |
1.8V | Agilex™ 7 Fシリーズ、 Agilex™ 7 Iシリーズ: 1.2V I/O、1.5V I/O Agilex™ 7 Mシリーズ: 1.05V I/O、1.1V I/O、1.2V I/O、1.3V I/O |
用途 | HPSクロック、HPSペリフェラル、大容量ストレージフラッシュ、HPS JTAG |
HPSメインメモリー | SDM専用ピンを介してのFPGA JTAG、クロック、リセット、コンフィグレーション、リファレンス電圧、ブートおよびコンフィグレーション・フラッシュ・インターフェイス | 汎用I/O |
タイミング制約 | 固定 | メモリー・コントローラーIPによって提供される | 固定 | ユーザー定義で、メモリー・コントローラーIPによって提供される |
推奨ペリフェラル | イーサネットPHY、USB PHY、大容量ストレージフラッシュ (NAND、SD/MMC)、TRACEデバッグなどのHPSペリフェラルI/O |
DDR4 | ブートおよびコンフィグレーション・ソース、SDM専用ピンを介したFPGA JTAG、MSEL信号、およびAVSTx8は、SDMに接続される | 低速HPSペリフェラル (I2C、SPI、EMAC-MII)、FPGA I/O (FPGA EMIFなど)、汎用I/O、AVSTx16、AVSTx32、およびその他の並列およびコントロール/ステータスI/Oにインターフェイス接続するLVDS SERDES 詳細は、この表の下にある2つの注記を参照。 |
Agilex™ 7 Mシリーズデバイスには、3種類のI/Oバンクがあります (GPIO-B、HPS、SDM I/Oバンク)。これらのI/Oバンクは、 Agilex™ 7 Mシリーズデバイスにおいてバンクの一番上と一番下の行にあります。