インテルのみ表示可能 — GUID: wlh1557328262109
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: wlh1557328262109
Ixiasoft
5.1.3.1. HPSのクロック・プランニング
HPSのクロック・プランニングには、クロックソースの選択と、次のHPSコンポーネントの動作周波数の定義が含まれます。
- HPS PLL
- MPUサブシステム
- L3インターコネクト
- HPSペリフェラル
- HPS-to-FPGAユーザークロック
HPSのクロック・プランニングは、ボードレベルのクロック・プランニング、デバイスのFPGA部分のクロック・プランニング、およびHPSペリフェラル外部インターフェイスのプランニングに依存します。したがって、HPSのクロック・コンフィグレーションの検証は、ボードデザインを完了する前に行うことが重要です。
ガイドライン: プラットフォーム・デザイナーを使用してMPUおよびペリフェラルのクロックを検証します
プラットフォーム・デザイナーを使用して、最初にHPSコンポーネントのコンフィグレーションを定義します。HPS入力クロック、ペリフェラル・ソース・クロック、および周波数を設定します。プラットフォーム・デザイナーの警告メッセージまたはエラーメッセージに注意してください。クロック設定を変更する、もしくは警告がアプリケーションに悪影響をおよぼさないことを確認することで対処します。