インテルのみ表示可能 — GUID: dqe1557106833372
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: dqe1557106833372
Ixiasoft
6.2.1. HPSのバウンダリー・スキャン
HPS JTAGインターフェイスは、バウンダリー・スキャン・テスト (BST) をサポートしません。HPS I/Oでバウンダリー・スキャン・テストを実行するには、最初にFPGA JTAGとHPS JTAGを内部でチェーン接続し、FPGA JTAGからバウンダリー・スキャンを発行する必要があります。
ガイドライン: FPGA JTAGインターフェイスとHPS JTAGインターフェイスを内部でチェーン接続し、バウンダリー・スキャン・テストを実行します
FPGAとHPS JTAGを内部でチェーン接続するには、Quartusの Device and Pins Options で、Configuration カテゴリーを選択します。HPS debug access port (DAP) の設定で、ドロップダウン・オプションから SDM Pins を選択します。バウンダリー・スキャンを使用しない場合は、FPGA JTAGおよびHPS JTAGインターフェイスを個別に使用することができます。HPSの専用I/OをHPS JTAGのインターフェイスとして選択するには、ドロップダウン・オプションから HPS Pins を選択します。