インテルのみ表示可能 — GUID: rjw1557106857191
Ixiasoft
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: rjw1557106857191
Ixiasoft
6.1.8.5.2. クロック・トレースのシグナル・インテグリティー
番号 | チェック欄 | チェック項目 |
---|---|---|
1 | コンフィグレーション・クロック・トレースは、ノイズが発生しないように設計します。 |
コンフィグレーションで使用されるクロック (TCK、AS_CLK、AVSTx8_CLK、AVST_CLK、OSC_CLK_1 クロック入力など) のボードトレースでは、オーバーシュート、アンダーシュート、またはリンギングのないクリーンな信号を生成します。ボードを設計する際は、コンフィグレーション・クロック・トレースのレイアウトにクロックラインのレイアウトと同じ手法を使用します。クロック信号におけるオーバーシュート、アンダーシュート、リンギング、または他のノイズによってコンフィグレーションが失敗することがあります。クロック配線がストリップラインになっていることを確認します。クロック配線を他の高速信号から遠ざけ、クロック信号と他の信号を絶縁します。