インテルのみ表示可能 — GUID: tgl1557328261390
Ixiasoft
5.1.1. ファイアウォールのプランニング
5.1.2. ブートとコンフィグレーションに関する考慮事項
5.1.3. HPSのクロックおよびリセットに関するデザインの考慮事項
ガイドライン: HPS_COLD_nRESET ピンは、開いている任意のSDM I/Oピンにコンフィグレーションすることができます
5.1.4. リセット・コンフィグレーション
5.1.5. HPSピンの多重化におけるデザインの考慮事項
5.1.6. HPS I/Oの設定: 制約とドライブ強度
5.1.7. HPSインターフェイスのデザイン・ガイドライン
5.1.8. FPGAとHPS間のインターフェイス接続
5.1.9. Agilex™ 7 HPSコンポーネントの実装
9.1. 概要
9.2. ゴールデン・ハードウェア・リファレンス・デザイン (GHRD)
9.3. ソフトウェア要件の定義
9.4. ソフトウェア・アーキテクチャーの定義
9.5. ソフトウェア・ツールの選択
9.6. ブートローダー・ソフトウェアの選択
9.7. アプリケーションに対するオペレーティング・システムの選択
9.8. Linux*に向けたソフトウェア開発プラットフォームの構築
9.9. パートナーOSまたはRTOSに向けたソフトウェア開発プラットフォームの構築
9.10. ドライバーに関する考慮事項
9.11. ブートとコンフィグレーションに関する考慮事項
9.12. システムリセットに関する考慮事項
9.13. フラッシュに関する考慮事項
9.14. アプリケーションの開発
9.15. テストと検証
9.16. エンベデッド・ソフトウェアのデザイン・ガイドラインの改訂履歴
インテルのみ表示可能 — GUID: tgl1557328261390
Ixiasoft
5.1.3. HPSのクロックおよびリセットに関するデザインの考慮事項
HPSのメインクロックとリセットのソースは次のとおりです。
- HPS_OSC_CLK デバイスI/Oピン - HPS PLLの外部クロックソースです。これにより、MPUサブシステム、CCU、SMMU、L3インターコネクト、HPSペリフェラル、およびHPS-to-FPGAユーザークロックに向けたクロックを生成します。
- nCONFIG デバイスI/Oピン - nCONFIG はSDMへの専用入力ピンです。これにより、初期コンフィグレーションを保留し、FPGAのリコンフィグレーションを開始します。nCONFIG のアサートによりHPSをコールドリセットします。
- HPS_COLD_nRESET デバイスI/Oピン - オプションのリセット入力で、HPSのみをコールドリセットします。双方向動作にコンフィグレーションされています。
ガイドライン: HPS_COLD_nRESET ピンは、開いている任意のSDM I/Oピンにコンフィグレーションすることができます
Quartus® Primeで、次の内容を行います。
- Assignments > Device をクリックします。
- 「Device and Pin Options」ボタンをクリックします。
- 「Configuration」タブに移動します。
- 「Configuration Pin Options」ボタンをクリックします。
- 「USE_HPS_COLD_nRESET」チェックボックスをクリックし、利用可能な SDM_IO ピンを選択します。