外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 12/14/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

6.3.2.2. PLL

PLLを外部メモリー・インターフェイスに使用する際は、次のガイドラインを考慮する必要があります。

クロックソースには、外部メモリー・インターフェイスで使用するPLLに専用のクロック入力ピンを使用します。入力および出力ピンは、専用のPLLクロック入力ピンを使用する場合にのみ完全に補償されます。

特定のピンの接続要件に関しては、 特定のピンの接続要件 を参照してください。