インテルのみ表示可能 — GUID: mrf1547062430984
Ixiasoft
インテルのみ表示可能 — GUID: mrf1547062430984
Ixiasoft
3.1. インテルAgilex EMIFのアーキテクチャー: 概要
以下は、インテルAgilex EMIFのアーキテクチャーの主要なハードウェア機能です。
ハード・シーケンサー
シーケンサーは、ハード Nios® IIプロセッサーを採用しており、幅広いプロトコルのメモリー・キャリブレーションを行うことができます。シーケンサーは、FPGAの同じエッジに配置されているインターフェイスにおいて、同じ、または異なるプロトコルの複数のメモリー・インターフェイスで共有することができます。
ハードPHY
インテルAgilexデバイスのPHY回路はシリコンで強化されているため、タイミング・クロージャーを達成し、消費電力を最小限に抑えるうえでの課題が単純になります。
ハード・メモリー・コントローラー
ハード・メモリー・コントローラーは、レイテンシーを低減し、外部メモリー・インターフェイスでのコアロジックの消費を最小限に抑えます。ハード・メモリー・コントローラーは、DDR4のメモリープロトコルをサポートします。
高速PHYクロックツリー
専用の高速PHYクロック・ネットワークにより、インテルAgilex EMIF IPのI/Oバッファーにクロックを提供します。PHYクロックツリーのジッターおよびデューティー・サイクルの歪みは少ないため、データの有効ウィンドウが最大化されます。
自動クロック位相アライメント
自動クロック位相アライメント回路は、コア・クロック・ネットワークのクロック位相を動的に調整し、PHYクロック・ネットワークのクロック位相と一致させます。クロック位相アライメント回路は、クロックスキューを最小限に抑えます。クロックスキューは、FPGAコアとペリフェラル間における転送のタイミング・クロージャーを複雑にする場合があります。