外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 12/14/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.1.1.18. DDR4のctrl_user_priority

コントローラーのユーザー要求による優先インターフェイスです。

表 30.  インターフェイス: ctrl_user_priorityインターフェイスの種類: コンジット
ポート名 方向 説明
ctrl_user_priority_hi 入力 メモリー・コントローラーへの読み出しまたは書き込み要求をともないHighにアサートされている場合、その要求の優先順位は高く、優先順位が低いほかの要求の前にその要求を実行する必要があることを示します。