外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 12/14/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.1.1.7. DDR4のmem

FPGAと外部メモリー間のインターフェイスです。

表 19.  インターフェイス: memインターフェイスの種類: コンジット
ポート名 方向 説明
mem_ck 出力 CKクロック
mem_ck_n 出力 CKクロック (マイナス脚)
mem_a 出力 アドレス
mem_ba 出力 バンクアドレス
mem_bg 出力 バンクグループ
mem_cke 出力 クロックイネーブル
mem_cs_n 出力 チップセレクト
mem_odt 出力 オンダイ終端
mem_reset_n 出力 非同期リセット
mem_act_n 出力 アクティブ化コマンド
mem_par 出力 コマンドおよびアドレスパリティー
mem_dq 双方向 読み出しおよび書き込みデータ
mem_dbi_n 双方向 コンフィグレーションに応じて、データバス反転ピンまたはデータ・マスク・ピンとして機能します。
mem_dqs 双方向 データストローブ
mem_dqs_n 双方向 データストローブ (マイナス脚)
mem_alert_n 入力 警告フラグ