外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 12/14/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.3.1. インテルAgilexのキャリブレーションの段階

キャリブレーション作業は、大きく分けると、アドレスおよびコマンドのキャリブレーション、読み出しのキャリブレーション、書き込みのキャリブレーションで構成されます。

キャリブレーションの段階は、外部メモリー・インターフェイスのプロトコルによって異なります。

表 7.  プロトコル別のキャリブレーション段階
段階 DDR4 QDR-IV
アドレスおよびコマンド
レベリング はい
デスキュー はい はい
読み出し
DQSen はい はい
デスキュー はい はい
VREF-In はい はい
LFIFO はい はい
書き込み
レベリング はい はい
デスキュー はい はい
VREF-Out はい