インテルのみ表示可能 — GUID: moe1597768785460
Ixiasoft
1. 外部メモリー・インターフェイス・インテル® Agilex™ FPGA IPについて
2. インテルAgilex™ FPGA EMIF IP – 概要
3. インテルAgilex FPGA EMIF IP – 製品アーキテクチャー
4. インテルAgilex FPGA EMIF IP – エンドユーザーの信号
5. インテルAgilex FPGA EMIF IP – メモリーIPのシミュレーション
6. インテルAgilex FPGA EMIF IP – DDR4のサポート
7. インテルAgilex FPGA EMIF IP – QDR-IVのサポート
8. インテルAgilex FPGA EMIF IP – タイミング・クロージャー
9. インテルAgilex FPGA EMIF IP – I/Oのタイミング・クロージャー
10. インテルAgilex FPGA EMIF IP – コントローラーの最適化
11. インテルAgilex FPGA EMIF IP – デバッグ
12. 外部メモリー・インターフェイス・インテルAgilex FPGA IPユーザーガイド・アーカイブ
13. 外部メモリー・インターフェイス・インテルAgilex FPGA IPユーザーガイドの改訂履歴
3.1.1. インテルAgilex EMIFのアーキテクチャー: I/Oサブシステム
3.1.2. インテルAgilex EMIFのアーキテクチャー: I/O SSM
3.1.3. インテルAgilex EMIFのアーキテクチャー: I/Oバンク
3.1.4. インテルAgilex EMIFのアーキテクチャー: I/Oレーン
3.1.5. インテルAgilex EMIFのアーキテクチャー: 入力DQSクロックツリー
3.1.6. インテルAgilex EMIFのアーキテクチャー: PHYクロックツリー
3.1.7. インテルAgilex EMIFのアーキテクチャー: PLLリファレンス・クロック・ネットワーク
3.1.8. インテルAgilex EMIFのアーキテクチャー: クロックの位相アライメント
4.1.1.1. DDR4のlocal_reset_req
4.1.1.2. DDR4のlocal_reset_status
4.1.1.3. DDR4のpll_ref_clk
4.1.1.4. DDR4のpll_locked
4.1.1.5. DDR4のac_parity_err
4.1.1.6. DDR4のoct
4.1.1.7. DDR4のmem
4.1.1.8. DDR4のstatus
4.1.1.9. DDR4のafi_reset_n
4.1.1.10. DDR4のafi_clk
4.1.1.11. DDR4のafi_half_clk
4.1.1.12. DDR4のafi
4.1.1.13. DDR4のemif_usr_reset_n
4.1.1.14. DDR4のemif_usr_clk
4.1.1.15. DDR4のctrl_amm
4.1.1.16. DDR4のctrl_amm_aux
4.1.1.17. DDR4のctrl_auto_precharge
4.1.1.18. DDR4のctrl_user_priority
4.1.1.19. DDR4のctrl_ecc_user_interrupt
4.1.1.20. DDR4のctrl_ecc_readdataerror
4.1.1.21. DDR4のctrl_ecc_status
4.1.1.22. DDR4のctrl_mmr_slave
4.1.1.23. DDR4のhps_emif
4.1.1.24. DDR4のemif_calbus
4.1.1.25. DDR4のemif_calbus_clk
4.1.2.1. QDR-IVのlocal_reset_req
4.1.2.2. QDR-IVのlocal_reset_status
4.1.2.3. QDR-IVのpll_ref_clk
4.1.2.4. QDR-IVのpll_locked
4.1.2.5. QDR-IVのoct
4.1.2.6. QDR-IVのmem
4.1.2.7. QDR-IVのstatus
4.1.2.8. QDR-IVのafi_reset_n
4.1.2.9. QDR-IVのafi_clk
4.1.2.10. QDR-IVのafi_half_clk
4.1.2.11. QDR-IVのafi
4.1.2.12. QDR-IVのemif_usr_reset_n
4.1.2.13. QDR-IVのemif_usr_clk
4.1.2.14. QDR-IVのctrl_amm
4.1.2.15. QDR-IVのemif_calbus
4.1.2.16. QDR-IVのemif_calbus_clk
4.2.1. ctrlcfg0
4.2.2. ctrlcfg1
4.2.3. dramtiming0
4.2.4. sbcfg1
4.2.5. caltiming0
4.2.6. caltiming1
4.2.7. caltiming2
4.2.8. caltiming3
4.2.9. caltiming4
4.2.10. caltiming9
4.2.11. dramaddrw
4.2.12. sideband0
4.2.13. sideband1
4.2.14. sideband4
4.2.15. sideband6
4.2.16. sideband7
4.2.17. sideband9
4.2.18. sideband11
4.2.19. sideband12
4.2.20. sideband13
4.2.21. sideband14
4.2.22. dramsts
4.2.23. niosreserve0
4.2.24. niosreserve1
4.2.25. sideband16
4.2.26. ecc3: ECCエラーおよび割り込みのコンフィグレーション
4.2.27. ecc4: ステータスとエラー情報
4.2.28. ecc5: 最新のSBEまたはDBEのアドレス
4.2.29. ecc6: 最新のドロップされた訂正コマンドのアドレス
4.2.30. ecc7: 最新のSBEまたはDBEのアドレスの拡張
4.2.31. ecc8: 最新のドロップされた訂正コマンドのアドレスの拡張
6.1.1. インテルAgilex EMIF IPにおけるDDR4のパラメーター: General
6.1.2. インテルAgilex EMIF IPにおけるDDR4のパラメーター: Memory
6.1.3. インテルAgilex EMIF IPにおけるDDR4のパラメーター: Mem I/O
6.1.4. インテルAgilex EMIF IPにおけるDDR4のパラメーター: FPGA I/O
6.1.5. インテルAgilex EMIF IPにおけるDDR4のパラメーター: Mem Timing
6.1.6. インテルAgilex EMIF IPにおけるDDR4のパラメーター: Controller
6.1.7. インテルAgilex EMIF IPにおけるDDR4のパラメーター: Diagnostics
6.1.8. インテルAgilex EMIF IPにおけるDDR4のパラメーター: Example Designs
7.1.1. インテルAgilex EMIF IPにおけるQDR-IVのパラメーター: General
7.1.2. インテルAgilex EMIF IPにおけるQDR-IVのパラメーター: Memory
7.1.3. インテルAgilex EMIF IPにおけるQDR-IVのパラメーター: FPGA I/O
7.1.4. インテルAgilex EMIF IPにおけるQDR-IVのパラメーター: Mem Timing
7.1.5. インテルAgilex EMIF IPにおけるQDR-IVのパラメーター: Controller
7.1.6. インテルAgilex EMIF IPにおけるQDR-IVのパラメーター: Diagnostics
7.1.7. インテルAgilex EMIF IPにおけるQDR-IVのパラメーター: Example Designs
11.1. インターフェイスのコンフィグレーションにおける性能の問題
11.2. 機能的な問題の評価
11.3. タイミング問題の特性
11.4. Signal Tapロジック・アナライザーでのメモリーIPの検証
11.5. ハードウェアのデバッグ・ガイドライン
11.6. ハードウェアの問題の分類
11.7. 外部メモリー・インターフェイス・デバッグ・ツールキットを使用したデバッグ
11.8. デフォルトのトラフィック・ジェネレーターの使用
11.9. コンフィグレーション可能なトラフィック・ジェネレーター (TG2) の使用
11.10. EMIFオンチップ・デバッグ・ポート
11.11. Efficiency Monitor
インテルのみ表示可能 — GUID: moe1597768785460
Ixiasoft
6.1.6. インテルAgilex EMIF IPにおけるDDR4のパラメーター: Controller
表示名 | 説明 |
---|---|
Enable Auto Power-Down | このパラメーターを有効にすると、アイドル状態でコントローラーのクロックサイクルが指定されている数に達した場合に、コントローラーは自動的にメモリーデバイスをパワーダウン・モードにします。アイドル待機時間はコンフィグレーション可能です。自動パワーダウンに入るには、すべてのランクがアイドル状態でなければなりません。 (識別子: CTRL_DDR4_AUTO_POWER_DOWN_EN) |
Auto Power-Down Cycles | メモリーデバイスがパワーダウン・モードに入るまでのアイドル状態のコントローラー・サイクル数を指定します。アイドル待機時間はコンフィグレーション可能です。サポートされるサイクル数の範囲は1から65534です。 (識別子: CTRL_DDR4_AUTO_POWER_DOWN_CYCS) |
表示名 | 説明 |
---|---|
Enable User Refresh Control | 有効にすると、ユーザーロジックは完全な制御をもつようになり、MMRインターフェイスを介してメモリーデバイスに適切なリフレッシュ・コマンドを発行する役割を担います。この機能により、ワーストケースの読み出しレイテンシーに対する制御が強化され、アイドル期間中にリフレッシュ・バーストを発行できるようになります。 (識別子: CTRL_DDR4_USER_REFRESH_EN) |
Enable Auto-Precharge Control | このパラメーターを選択し、コントローラーのトップレベルでオートプリチャージ制御を有効にします。読み出しまたは書き込みバーストの要求時にオートプリチャージ制御信号をアサートすると、読み出しまたは書き込みバーストの最後にコントローラーが現在開いているページを閉じる必要があるか (オートプリチャージ) を指定することができます。これにより、同じバンクの異なるページへの今後のアクセスが早くなる可能性があります。 (識別子: CTRL_DDR4_AUTO_PRECHARGE_EN) |
Address Ordering | Avalonのアドレスとメモリーデバイスのアドレス間のマッピングを制御します。このパラメーターの値を変更することで、Avalon-MMのアドレスとDRAMのアドレス間のマッピングを変更することができます。 CS = チップセレクト、CID = 3DS/TSVデバイスのチップID、BG = バンク・グループ・アドレス、Bank = バンクアドレス、Row = 行アドレス、Col = 列アドレス (識別子: CTRL_DDR4_ADDR_ORDER_ENUM) |
Enable Reordering | このパラメーターを有効にし、コントローラーでコマンドとデータの並べ替えを実行できるようにします。並べ替えにより、バスのターンアラウンド・タイムおよび行とバンクの切り替え時間が短縮されるため、効率を向上させることが可能です。データの並べ替えにより、シングルポート・メモリー・コントローラーは読み出しおよび書き込みコマンドの順序を変更することができるため、最高の効率が実現します。コマンドの並べ替えにより、コントローラーは着信パターンに基づきバンク管理コマンドを早期に発行できるため、コマンドがメモリー・インターフェイスに到達した際には、メモリー内の目的の行がすでに開いています。詳細に関しては、EMIF HandbookのData Reorderingの内容を参照してください。 (識別子: CTRL_DDR4_REORDER_EN) |
Starvation limit for each command | 待機中のコマンドを処理する前に処理できるコマンドの数を指定します。コントローラーはカウンターを使用し、事前に定義されている間隔後にすべての要求が処理されることを保証します。これにより、データの並べ替えによる効率化を行う際に優先度の低い要求が無視されないようにします。このパラメーターの有効な範囲は1から63です。詳細に関しては、EMIF HandbookのStarvation Controlの内容を確認してください。 (識別子: CTRL_DDR4_STARVE_LIMIT) |
Enable Command Priority Control | このパラメーターを選択し、ユーザーが要求するコマンドの優先制御をコントローラーのトップレベルで有効にします。このパラメーターは、特定の読み出しまたは書き込み要求を優先度の高い要求として処理するようにコントローラーに指示します。コントローラーは、優先度の高い要求がより早く満たされるようにすることで、レイテンシーを短縮します。このインターフェイスは、外部メモリー・インターフェイスIPが読み出しまたは書き込み要求を優先度の高いコマンドとして処理するタイミングを決定するロジックブロックのコンジットに接続します。 (識別子: CTRL_DDR4_USER_PRIORITY_EN) |
表示名 | 説明 |
---|---|
Enable Memory-Mapped Configuration and Status Register (MMR) Interface | このパラメーターを有効にし、メモリー・タイミング・パラメーター、メモリー・アドレス・サイズ、モードレジスター設定、コントローラー・ステータスを変更または読み取り、サイドバンド動作を要求します。 (識別子: CTRL_DDR4_MMR_EN) |
Enable Error Detection and Correction Logic with ECC | シングルビット・エラー訂正とダブルビット・エラー検出の誤り訂正コード (ECC) を有効にします。ECC はソフトロジックとして実装されます。 (識別子: CTRL_DDR4_ECC_EN) |
Enable Auto Error Correction to External Memory | シングルビット・エラーが検出された場合に、コントローラーが外部メモリーへの書き戻しを自動的にスケジュールし実行することを指定します。このオプションが有効か無効かにかかわらず、ECCの機能は常に、読み出しデータをユーザーロジックに返す前にシングルビット・エラーを訂正します。 (識別子: CTRL_DDR4_ECC_AUTO_CORRECTION_EN) |
表示名 | 説明 |
---|---|
Additional read-to-write turnaround time (same rank) | 同じ論理ランク内で読み出しから書き込みにデータバスを切り替える際に追加されるアイドル状態のコントローラー (DRAMではありません) サイクル数を指定します。これは、お使いのボードトポロジーに固有のバス競合問題の解決に役立ちます。値はデフォルトに追加され、自動的に計算されます。問題が発生していることが疑われる場合を除き、デフォルトの設定を使用します。 (識別子: CTRL_DDR4_RD_TO_WR_SAME_CHIP_DELTA_CYCS) |
Additional write-to-read turnaround time (same rank) | 同じ論理ランク内で書き込みから読み出しにデータバスを切り替える際に追加されるアイドル状態のコントローラー (DRAMではありません) サイクル数を指定します。これは、お使いのボードトポロジーに固有のバス競合問題の解決に役立ちます。値はデフォルトに追加され、自動的に計算されます。問題が発生していることが疑われる場合を除き、デフォルトの設定を使用します。 (識別子: CTRL_DDR4_WR_TO_RD_SAME_CHIP_DELTA_CYCS) |
Additional read-to-read turnaround time (different ranks) | 1つの論理ランクの読み出しから別の論理ランクの読み出しにデータバスを切り替える際に追加されるアイドル状態のコントローラー (DRAMではありません) サイクル数を指定します。これは、お使いのボードトポロジーに固有のバス競合問題の解決に役立ちます。値はデフォルトに追加され、自動的に計算されます。問題が発生していることが疑われる場合を除き、デフォルトの設定を使用します。 (識別子: CTRL_DDR4_RD_TO_RD_DIFF_CHIP_DELTA_CYCS) |
Additional read-to-write turnaround time (different ranks) | 1つの論理ランクの読み出しから別の論理ランクの書き込みにデータバスを切り替える際に追加されるアイドル状態のコントローラー (DRAMではありません) サイクル数を指定します。これは、お使いのボードトポロジーに固有のバス競合問題の解決に役立ちます。値はデフォルトに追加され、自動的に計算されます。問題が発生していることが疑われる場合を除き、デフォルトの設定を使用します。 (識別子: CTRL_DDR4_RD_TO_WR_DIFF_CHIP_DELTA_CYCS) |
Additional write-to-write turnaround time (different ranks) | 1つの論理ランクの書き込みから別の論理ランクの書き込みにデータバスを切り替える際に追加されるアイドル状態のコントローラー (DRAMではありません) サイクル数を指定します。これは、お使いのボードトポロジーに固有のバス競合問題の解決に役立ちます。値はデフォルトに追加され、自動的に計算されます。問題が発生していることが疑われる場合を除き、デフォルトの設定を使用します。 (識別子: CTRL_DDR4_WR_TO_WR_DIFF_CHIP_DELTA_CYCS) |
Additional write-to-read turnaround time (different ranks) | 1つの論理ランクの書き込みから別の論理ランクの読み出しにデータバスを切り替える際に追加されるアイドル状態のコントローラー (DRAMではありません) サイクル数を指定します。これは、お使いのボードトポロジーに固有のバス競合問題の解決に役立ちます。値はデフォルトに追加され、自動的に計算されます。問題が発生していることが疑われる場合を除き、デフォルトの設定を使用します。 (識別子: CTRL_DDR4_WR_TO_RD_DIFF_CHIP_DELTA_CYCS) |