外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 12/14/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

4.2.22. dramsts

アドレス=59 (32ビット)

フィールド ビットHigh ビットLow 説明 アクセス
phy_cal_success 0 0 PHYが正常にキャリブレーションされると、このビットは1に設定されます。 読み出し
phy_cal_fail 1 1 PHYが正常にキャリブレーションされない場合、このビットは1に設定されます。 読み出し