インテルのみ表示可能 — GUID: lhv1553101693971
Ixiasoft
インテルのみ表示可能 — GUID: lhv1553101693971
Ixiasoft
10.4.1.1. オートプリチャージを使用することによるDDR4インターフェイスでの最大メモリー帯域幅の実現
コントローラーへの一連のAvalon-MMアクセスに対して開いているDDR4バンクグループの数にかかわらず、オートプリチャージは、Avalon-MMバーストの最後のビートでのみ有効になります。
次のそれぞれのケースでは、シーケンシャルにアドレス指定された読み出しまたは書き込みのトラフィック・データ・パターンの長いバーストと、メモリーページへの最後のアクセスの際のオートプリチャージを使用します。メモリーページは、DDR4のアクティブ化コマンドによって開かれるバンクグループ、バンクアドレス、および行アドレスの組み合わせとして定義されます。DDR4メモリーでの長いバーストは、バーストサイズが大きい1つの Avalon® アクセス、もしくはシーケンシャルにアドレス指定された複数の小さなバーストサイズの Avalon® アクセスのいずれかから発生します。コントローラーのオープンページ・ポリシーでは、メモリーページを開いた状態で維持するため、DDR4メモリーでの連続アクセスを維持することができます。
例A
DDR4のIPは、ControllerタブのEfficiency > Address順序付けパラメーターでコンフィグレーションされます。この値は、CS-CID-Row-Bank-Col-BGもしくはCID-Row-CS-Bank-Col-BGに設定することができます。
DDR4ハード・コントローラーへの Avalon® アクセスを、バーストサイズが1のシーケンシャルにアドレス指定されたアクセスに分割します。4つのバンクグループが使用されます。また、最後の4つのアクセスではオートプリチャージ信号をアサートし、すべてのバンクグループがオートプリチャージの読み出しまたは書き込みコマンドを受信するようにします。x4およびx8のコンフィグレーションのDDR4デバイスには、4つのバンクグループがあります。DDR4 x16デバイスには2つのバンクグループしかありません。
例B
DDR4のIPは、ControllerタブのEfficiency > Address順序付けパラメーターをCS-BG-Bank-CID-Row-Colに設定してコンフィグレーションされます。このアドレスの順序付けでは、1つのメモリーページのみが開き、バーストサイズが1より大きい Avalon® のバーストアクセスを使用することができます。バーストの最後のアクセスでは、オートプリチャージ信号をアサートします。