外部メモリー・インターフェイス・ インテル® Agilex™ FPGA IPユーザーガイド

ID 683216
日付 12/14/2020
Public

このドキュメントの新しいバージョンが利用できます。お客様は次のことを行ってください。 こちらをクリック 最新バージョンに移行する。

ドキュメント目次

3.1.8. インテルAgilex EMIFのアーキテクチャー: クロックの位相アライメント

インテルAgilex外部メモリー・インターフェイスでは、グローバル・クロック・ネットワークでFPGAコア内のレジスターにクロックを提供し、PHYクロック・ネットワークでFPGAペリフェラル内のレジスターにクロックを提供します。 クロックの位相アライメント回路は、ネガティブ・フィードバックを使用してコアクロック信号の位相を動的に調整し、PHYクロック信号の位相に一致させます。

クロックの位相アライメント機能は、コアとペリフェラル間のすべての転送においてクロックスキューの影響を効果的に除去し、タイミング・クロージャーを容易にします。インテルAgilex外部メモリー・インターフェイスはすべて、クロックの位相アライメント回路を採用しています。

図 18. クロック位相アライメントの図

クロック位相アライメントの図

図 19. クロック位相アライメントの効果

クロック位相アライメントの図